無線基站曾經(jīng)封裝在采用氣候控制技術的大型空間中，但現(xiàn)在卻可以裝在任意地方。隨著無線網(wǎng)絡服務提供商試圖實現(xiàn)全域信號覆蓋，基站組件提供商面臨壓力，需要在更小的封裝中提供更多的功能。

來自 ADI 公司的一對集成電路 (IC) 提供了一種解決方案，重新界定了接收器前端混頻器的意義。實際上，該 IC 在混頻器 IC 內(nèi)部集成了曾經(jīng)附加于接收器內(nèi)混頻器的許多組件，比如，本振 (LO) 和中頻 (IF) 放大器。利用這些 IC，可以大幅減少蜂窩基站的大小，同時還能帶來軟件定義無線電 (SDR) 的靈活性，從而應對多種不同的無線標準。

這里涉及的 IC 的型號是 ADRF6612 和 ADRF6614，根據(jù)設計二者支持的 RF 范圍為 700 Mhz 至 3000 MHz，LO 范圍為 200 Mhz 至 2700 MHz，IF 范圍為 40 Mhz 至 500 MHz。它們支持低端或高端 LO 注入，包括一個板載鎖相環(huán) (PLL) 和多個低噪聲電壓控制振蕩器 (VCO)，全部封裝在 7 mm × 7 mm 48 引腳的 LFCSP 外殼中。超高的集成度和組件密度，加上多樣性和可編程能力，可以支持多種不同的無線標準，完全滿足現(xiàn)代微蜂窩的小批量生產(chǎn)需求。

為了更好地理解這些高度集成的混頻器 IC 在節(jié)省空間方面的優(yōu)勢，不妨回憶一下 2010 年左右時的蜂窩基站的前端，如圖 1 所示。雙混頻器架構的帶寬范圍約為 1 Ghz，需要多個組件來處理當時的蜂窩頻率范圍，即 800 MHz 至 1900 MHz。頻率合成由一個獨立的 PLL 和窄帶 VCO 模塊提供，需要用一個特有的 PLL 環(huán)路濾波器才能實現(xiàn)最佳性能。每個目標頻段均采用專門的 VCO 模塊，結(jié)果增加了基站內(nèi)需要的電路板面積。

另外，這些分立式組件是通過低阻抗傳輸線路相互連接起來的，結(jié)果會增加信號損失。結(jié)果，需要很大的電流把 VCO 輸出驅(qū)動到足夠的電平，以便混頻器能在信號阻塞條件下產(chǎn)生低相位噪聲和噪聲系數(shù)。

集成 VCO 的接收器 IC 并非新事物。但要實現(xiàn)多載波要求的寬帶寬和低相位噪聲，全球移動通信系統(tǒng) (MC-GSM) 無線網(wǎng)絡一直是個挑戰(zhàn)。GSM 的信道復用方案要求接收 LO 具有極低的相位噪聲，尤其是在相間通道失調(diào)頻率為 800 kHz 的情況下，如圖 2 所示。如果這些相間通道的多余相位噪聲與同樣處于 800 kHz 失調(diào)條件下的無用信號相混合，則可能使相位噪聲轉(zhuǎn)換成 IF 輸出，從而降低系統(tǒng)的靈敏度。

圖 1. 框圖所示為 2010 左右時的典型蜂窩基站

圖 2.信道復用方案要求在 GSM 無線系統(tǒng)中采用低相位噪聲的寬帶寬 VCO，避免因阻塞導致性能下降

低 VCO 相位噪聲通常是通過高質(zhì)量因數(shù)(高 Q )諧振器和窄帶設計實現(xiàn)的。頻分也能降低噪聲。通過使 VCO 工作于接收器 LO 頻率的整數(shù)倍，隨后進行的分頻即可使相位噪聲降低一個 6 dB/ 倍頻程，如圖 3 所示。GSM 在 1800 Mhz 至 1900 Mhz 頻段內(nèi)的相位噪聲要求極高，其嚴重程度大約相當于 800 Mhz 至 900 Mhz 頻段內(nèi)相位噪聲的兩倍。

圖 3. 該 VCO 電路配置可實現(xiàn)倍頻程帶寬

在低相位噪聲以外，現(xiàn)代基站接收器設計必須支持無線通信網(wǎng)絡當前使用的多種調(diào)制方案。除 GSM 以外，其他調(diào)制方案包括寬帶碼分多址 (WCDMA) 和長期演進 (LTE) 系統(tǒng)。接收器設計通常包括若干不同的 VCO，其相位噪聲性能配置為中等水平，通過組合的方式滿足基站倍頻程帶寬需求。

一旦將若干個 VCO 配置為在最高工作頻率下產(chǎn)生一個倍頻程帶寬，則可用二分頻實現(xiàn)較低的 LO 頻率。ADRF6612 接收器混頻器采用的就是這種方法，其中，VCO 基頻范圍為 2.7 Ghz 至 5.6 Ghz，通過從 1 至 32 分頻，兩級頻分實現(xiàn) 200 Ghz 至 2700 Mhz 的 LO 頻率。對于同時包括 MC-GSM 的應用，ADRF6614 接收器混頻器包括兩個額外的高性能 VCO 內(nèi)核，用于提供 1800 Mhz 至 1900 MHz GSM 頻段所需要的 LO 頻率。

由于現(xiàn)代無線微蜂窩可能不具備氣候控制環(huán)境的優(yōu)勢，所以這些接收器 IC 一類的組件可在較寬的極限溫度范圍內(nèi)提供一致、可靠的性能。為了在較寬的工作溫度范圍內(nèi)實現(xiàn)規(guī)定的性能，ADRF6612 和 ADRF6614 IC 中的 PLL 和 VCO 采用了多種校準技術。

對于低噪聲寬帶寬，每個 VCO 內(nèi)核采用一個 8 位的容性數(shù)模轉(zhuǎn)換器 (CDAC)，后者可以為給定的 LO 頻率選擇正確的頻段 (128 選 1)。系統(tǒng)會仔細監(jiān)控 VCO 諧振器幅度的任何變化，并用自動電平控制 (ALC) 系統(tǒng)調(diào)整幅度，以獲得最佳輸出幅度。每個 IC 都會在工作頻率被重新編程的時候執(zhí)行校準序列。這樣可以確保所選頻段將 VCO 調(diào)諧變?nèi)荻�極管的調(diào)諧電壓集中于最佳范圍內(nèi)，使頻率合成器在所需工作溫度范圍保持鎖定。

每個 ADRF6612 和 ADRF6614 IC 中的四個 VCO 內(nèi)核可以確保其工作范圍具有合適的重疊性，能適應不同的環(huán)境條件和器件制造容差。對于環(huán)境和工藝差異，內(nèi)核一般會以相同的方向移動頻率，因而內(nèi)建了充足的重疊機制，使得頻率合成器能夠始終實現(xiàn)鎖定條件。

一旦確定校準方案，就可以無限地維持頻率，調(diào)諧電壓范圍支持需要的同步范圍。在時分雙工 (TDD) 系統(tǒng)中，基站可能根據(jù)不同的時隙改變頻率，其工作時間可能按微秒計。在頻分雙工 (FDD) 系統(tǒng)中，可能需要多年鎖定單個頻率。

在 ADRF6612 和 ADRF6614 IC 系統(tǒng)工作期間，任何時候都不允許出現(xiàn)故障停機事故。因此，溫度變化和組件老化效應通過 VCO 的變?nèi)菡{(diào)諧電壓范圍和頻率調(diào)諧靈敏度 (kV) 來處理，溫度范圍有可能達 145°C。每個 IC 會根據(jù)需要持續(xù)監(jiān)控器件溫度并調(diào)整 VCO 偏置。

ADRF6612 和 ADRF6614 Ic 采用一種獨特方法，最大限度地減輕由雜散信號產(chǎn)物導致的接收器靈敏度下降問題。利用頻率合成器的整數(shù)模式和緊湊環(huán)路濾波器可使參考雜散產(chǎn)物低至 −100 dBc 以下。最小雜散信號對調(diào)制方案至關重要，如 MC-GSM。對于 LTE 和其他調(diào)制方案，或者在需要精細的頻率階躍的情況下，頻率合成器可以工作于小數(shù) N 分頻模式。參考路徑集成一個 13 位分頻器，整數(shù)和小數(shù)路徑各自集成 16 位分頻器，具有極大的靈活性。

對于需要共置相位跟蹤接收通道的應用中，如多輸入多輸出 (MIMO) 系統(tǒng)，可以通過菊花鏈方式將 ADRF6612 和 ADRF6614 IC 級聯(lián)起來，以便允許其中一個單元作為主頻率合成器，分別通過其外部 LO 輸出和輸入端口為其他從機接收器供電。這樣，就可以最大限度地降低額外 LO 分配放大器及其相位噪聲相應增大的程度。

為了同時支持高端和低端 LO 注入，每個 IC 的 LO 鏈提供了靈活的信號處理，如圖 4 所示。使用 1 至 32 的整數(shù)分頻比，即使是 700 Mhz 頻段和高 IF，也可實現(xiàn)低端注入。LO 級在從 200 Mhz 至 2700 Mhz 的整個 LO 范圍內(nèi)，同時為無源混頻器內(nèi)核提供一個方波驅(qū)動。

圖 4. 本 LO 信號鏈用于支持無線基站接收器

現(xiàn)代無線基站帶內(nèi)信號在頻率上接近低電平輸入信號，因而蜂窩接收器可以充當阻塞信號。在這種情況下，在目標信號之上，來自阻塞信號附近 LO 放大器的相位噪聲被混頻進 IF 輸出頻段。這樣會提高噪底，有時能大幅降低接收器的信噪比 (SNR)。

由于阻塞信號可能較大(高功率)，所以 VCO 相位噪聲必須極低，并且 LO 鏈不會在阻塞器失調(diào)條件下降低噪底。在這些超高的阻塞電平下，接收器噪聲系數(shù)會最終被阻塞信號主導，并根據(jù)阻塞器功率水平的高低下降。

在分立式接收鏈方案中，可以在 LO 路徑上引入一些濾波機制，以在阻塞器失調(diào)條件下，最大限度地降低來自 VCO 和 LO 分配放大器的相位噪聲。然而，在集成式前端中，必須謹慎，避免 LO 鏈中的加性相位噪聲。

ADRF6612 和 ADRF6614 IC 采用高增益 LO 鏈和硬限幅放大器以將 LO 鏈驅(qū)動至限幅。當每個級進入硬限幅時，在其他情況下會增大相位噪聲的 LO 鏈小信號增益將大幅下降，從而將阻塞條件下的噪聲系數(shù)下降問題減至最低。

來自阻塞信號的噪聲折疊會降低接收器輸出噪聲頻譜性能，提高輸出噪底，從而降低接收器噪聲系數(shù)。根據(jù)設計，ADRF6612 和 ADRF6614 接收器 IC 可在最大限度減小接收器噪聲系數(shù)降幅的條件下承受較大的阻塞信號，如圖 5 所示。即使輸入阻塞電平為 10 dBm，在載波失調(diào) 10 MHz 條件下，接收器的噪聲系數(shù)也只會下降 3.2 dB，即使轉(zhuǎn)換增益在極端阻塞電平下縮減 1 dB，亦是如此。

這些接收器 IC 具有超高的集成度，因而對現(xiàn)代無線基站設計師來說，可以大幅提升性能，節(jié)省 DC 功耗，如圖 6 所示。IC 采用一種技術，可以同時優(yōu)化片上混頻器周圍的 RF 和 IF 級。

該技術首次用于 ADRF6612，在整個溫度范圍內(nèi)和整個頻率范圍內(nèi)以及低功耗條件下，最低 IIP3 超過 25 dBm，在整個溫度范圍內(nèi)，為 29 dBm 至 2 GHz。該技術還具有最佳接收路徑噪聲系數(shù)性能和高轉(zhuǎn)換增益，如圖 7 所示。

圖 5. 本圖比較了 ADRF6614 接收器 IC 在低電平和高電平阻塞信號(分別為左側(cè)和右側(cè))下的輸出噪聲頻譜

圖 6 .本信號鏈所示為典型無線基站接收器中采用的組件

圖 7. 圖中所示為 ADRF6612 接收器 IC 的實測增益、噪聲系數(shù)和輸入三階交調(diào)截點 (IIP3)。

致謝

隨著完整接收器鏈內(nèi)在集成度的提高，開發(fā)團隊的規(guī)模也大幅增加。雖然這里無法列出為本文做出貢獻的全體人員，但本文作者非常榮幸地向下列行業(yè)專家表示由衷的謝意：Kurt Fletcher 和 Dominic Mai 花了大量時間以實現(xiàn)優(yōu)秀的布局并保持對稱，避免無用耦合。Vincent Bu 與我們的供應商密切配合，開發(fā)必要的封裝。Susan Stevens 與外部代工合作伙伴維持了良好的工作關系。Craig Levy 和 Rachana Kaza為這些器件開發(fā)了生產(chǎn)測試功能。Wendy Dutile、Ed Gorzynski 和 Chris Norcross 都參與了測試電路的大量原型制作工作。Mark Hyslip 負責業(yè)務協(xié)調(diào)，使得本項目得以成型。本文作者希望以本文紀念我們的同事，Edward J. Gorzynski。