摘要：
基于相變存儲器(PCM) 已有的2T2R 結(jié)構(gòu)，提出一種以比值為導(dǎo)向的狀態(tài)定義方法，以實現(xiàn)2T2R 結(jié)構(gòu)下PCM 的多值存儲。它在相變電阻具有4 態(tài)可編寫的能力下，可以實現(xiàn)單元內(nèi)8 態(tài)存儲，同時對小尺寸驗證，而對PCM 存儲電路的優(yōu)化將使得PCM 更具競爭力。同樣基于這種以比值為導(dǎo)向的狀態(tài)定義，一種軟硬件相結(jié)合的新型糾錯碼方法使得對全部數(shù)據(jù)位的錯誤監(jiān)測成為可能。
引言
相變存儲器( PCM) 是一種新型的非揮發(fā)半導(dǎo)體存儲器，它的存儲基于硫系化合物材料( 如Ge2Sb2Te5 ，GST) 在電流脈沖下出現(xiàn)的快速相變。 在PCM 中，相變存儲材料以電阻的形式出現(xiàn)，其機理在于:相變材料可以在特定脈沖下，在具有兩種不同結(jié)構(gòu)、不同電阻率的狀態(tài)間相互轉(zhuǎn)化。這兩種狀態(tài)是高電阻率的非晶態(tài)和低電阻率的多晶態(tài)。 利用電阻的差別區(qū)分兩種邏輯狀態(tài)“0”和“1”是傳統(tǒng)PCM 的核心。對比其他的非揮發(fā)存儲技術(shù)，PCM 具有很多優(yōu)勢，如:與CMOS 工藝兼容性好，單元面積小，存儲密度高等。另外，相變材料可以被編寫成阻值介于完全多晶態(tài)和完全非晶態(tài)之間的多種狀態(tài)，且這些狀態(tài)在靜態(tài)下的保持均無需任何激勵。 這意味著多值存儲在PCM 中將成為可能。 隨著特征尺寸的減小，PCM 中的相變材料因體積縮小，相變時所需的電流、時間和所占的面積都會同步下降，這使得PCM 在向小尺寸邁進時競爭力會不斷凸現(xiàn)。
圖1 1T1R 陣列
尺寸減小固然可以降低操作電流，但工藝波動更加不可忽視，這將使相變電阻的幾何尺寸發(fā)生一定的偏差。在小尺寸下，偏差引發(fā)的幾何尺寸及電阻的相對變化量可能會很大，尤其是在芯片面積很大，芯片各個位置上干擾不同時。最終將使得兩種邏輯狀態(tài)所對應(yīng)的電阻范圍分布得越來越發(fā)散，進而導(dǎo)致兩種邏輯狀態(tài)間的電阻間距不斷縮小。這意味著系統(tǒng)噪聲容限的降低，外圍靈敏放大器( SenseAmplifier ，S/A) 和參考源的選用標準也將不斷提高。
對于目前的PCM ，主要有兩種結(jié)構(gòu)的存儲單元:1T1R(即1個晶體管和1 個PCR 構(gòu)成1 個存儲單元，如圖1) 的結(jié)構(gòu)，和2T2R (存儲單元由2 個晶體管和2 個相變電阻(phase changeresistor ，PCR) 構(gòu)成) 的結(jié)構(gòu)。 其中，BL 為位線，WL 為字線，以下同。 1T1R 單元面積小，存儲密度高，但需外接參考源(如圖1中的V ref) 以實現(xiàn)2 種邏輯狀態(tài)(“0”和“1”) 的區(qū)分。 在小尺寸下，2 種邏輯狀態(tài)對應(yīng)的電阻范圍越接近，較弱的抗干擾能力就越發(fā)突出，1T1R 對S/A 和參考源的要求就越苛刻。 2T2R利用2 個1T1R 結(jié)構(gòu)形成雙位線互補對稱輸出，無需參考源。 由于作用在同一單元內(nèi)2個PCR 上的外界干擾近似相同，其結(jié)果等效于在S/A 的兩輸入端施加共模信號，因而對存儲信息幾乎無影響。 因此，可靠性很高，但存儲密度遠低于1T1R 方案。
據(jù)我們所知，目前還沒有一種結(jié)構(gòu)可以同時吸取這兩者的優(yōu)點。 為此，提出一種新方案，在具備較好的抗干擾能力下追求高密度存儲。該新方案基于一種新方法———以比值為導(dǎo)向的狀態(tài)定義方法，使用2T2R結(jié)構(gòu)，在保證很高的抗干擾能力的前提下，通過單元內(nèi)的多值存儲實現(xiàn)存儲密度的大幅提升。 同樣基于這種狀態(tài)定義，提出一種軟硬結(jié)合的ECC 方法。
新方案的提出和實現(xiàn)有賴于兩個因素:第一，PCR 要具備多值編寫的特性。 這一點，在Ovshinsky 的專利中首先得到證實，相關(guān)文獻也有報道。第二，相變材料要有一個較大的電阻變化的動態(tài)范圍。 很多文獻已經(jīng)表明:相變前后電阻率的差別達到100～1 000 倍，這無論是對于此處新方案中獨特的狀態(tài)定義方法還是新型的ECC ，都是足夠的。
以比值為導(dǎo)向的狀態(tài)定義和PCM 的多值存儲
在基于2T2R 結(jié)構(gòu)的新方案中，同一單元內(nèi)的2 個PCR 電阻的比值決定該單元存儲信息的狀態(tài)。而相變材料本身巨大的電阻動態(tài)范圍給同一單元(2T2R) 內(nèi)2 個PCR 的電阻比提供了一個“寬敞”的一維比值空間(one-dimensional ratio space ，ODRS) 。這個空間可被劃分為多個區(qū)間，用以表示多種不同的狀態(tài)。 以每個2T2R 單元存儲3 位2 進制數(shù)(即8 態(tài)) 為目標，阻值比要有8 種不同值(或不同范圍) ，要求每個PCR能夠被編寫為4 種不同阻值范圍的狀態(tài)，即R1 ，R2 ，R3 ，R4 ，其中R1 < R2 < R3 < R4 。 每個PCR 都有4種可能的狀態(tài)，對應(yīng)4 種電阻范圍，而2 個PCR 的阻值比有多種情況。 這里，取如下的8 種阻值比代表8 態(tài)為例，實現(xiàn)每單元3 位二進制信息的存儲。 這8 種阻值比是: R1/R4 ，R2/R4 ，R1/R3 ，R1/R2 ，R2/R1 ，R3/R1 ，R4/R2 和R4/R1 ，如圖2 所示。 各種狀態(tài)的區(qū)間由7 個預(yù)先設(shè)定的邊界數(shù)(1 ，a ，b ，c ，1/a ，1/b ，1/c) 進行劃分。
圖2 一維比值空間內(nèi)8 態(tài)的定義和區(qū)分
圖3 存儲單元及外圍讀電路
圖3 是新方案下2T2R 結(jié)構(gòu)和外圍讀電路的示意圖。 BS 信號打開選定的位線，同時保證讀操作時相同的位線電壓。 電流驅(qū)動模塊產(chǎn)生與PCR上流過電流等同的電流Ik 和I k+1以供S/A 比較。 外圍讀電路包括電流驅(qū)動模塊和7 個并行的S/A 以及輸出組合邏輯部分等。 7 個并行S/A 將選中單元中2 個PCR 的電阻阻值比與圖2 的7 個邊界數(shù)進行比較。 對應(yīng)結(jié)果如表1 所示。
在表1 中，A n ( n = 0～6) 代表每個S/A 的比較結(jié)果，IRx ( x = 1～4) 則是相變電阻Rx 上流過的電流。 相同電壓下，電流比I Rx∶IRy ( x ，y = 1～4)反映了同一單元內(nèi)2 個電阻的阻值比。 在表1 中，當IRx 小于m 倍的IRy時，比較結(jié)果為“0”，反之為“1”。 例如，當A 0～ A 6 是“0000000”時，A 1～ A 6的“000000”意味著電流比Ik/Ik+1小于a 且其倒數(shù)I k+1/Ik 也小于a。 符合這個條件的只有: R2/R1 或R1/R2 (這里假設(shè)連接奇數(shù)位線的電阻阻值作分子，連接偶數(shù)位線的作分母，以下同) 。 而A 0 為“0”意味著連接奇數(shù)位線的PCR ，其阻值大于連接偶數(shù)位線的PCR。 因而，只有狀態(tài)R2/R1 符合，它對應(yīng)的3 位2 進制輸出為“000”。 其他情況如此類同。
表1 各種狀態(tài)的比較輸出結(jié)果
相關(guān)SPICE 模型和仿真結(jié)果
目前硫系化合物材料的相變物理機理至今沒有完全搞清楚。 相關(guān)文獻已證實，PCR 的阻值可通過晶化脈沖的個數(shù)加以控制。 這里提出一種相應(yīng)的PCR 經(jīng)驗?zāi)Ｐ汀?/p>
圖4 具有4 態(tài)的PCR 模型
圖5 編寫R4/R2 ( A0～ A 6 :“0110000”)
圖 4 為所提出的雙端(A ，B) 4 態(tài)(分別對應(yīng)4 種不同阻值) 可編寫的PCR 經(jīng)驗?zāi)Ｐ汀?圖中的PCR 阻值由Write脈沖的個數(shù)來控制。上面已經(jīng)討論了讀操作，這里主要針對寫操作過程對模型和仿真進行討論。 在編寫前，需要首先對PCR 進行擦除( Erase) 操作以確定編寫的初始態(tài)。Erase 即為PCM 中的Reset 操作，將PCR 轉(zhuǎn)變?yōu)楦咦璺蔷B(tài)。 接下來的編寫脈沖(Set ) 逐步降低PCR 阻值，使之從非晶狀態(tài)逐漸向多晶狀態(tài)轉(zhuǎn)化。 圖4 中，R 為D 觸發(fā)器的復(fù)位端。 PCR 的4 態(tài)阻值為R1 = RA//RB//RC//RD ，R2= RA//RB//RC ，R3 = RA//RB ，R4 = RA ，(忽略MOS 選通管的導(dǎo)通電阻RDS) 。 在執(zhí)行寫操作時，激勵源產(chǎn)生Set和Reset 脈沖。 相關(guān)電路結(jié)構(gòu)可見文獻中圖3。 Reset 脈沖此時為擦除脈沖，將PCR 寫為阻值最高的非晶態(tài)。 而Set 脈沖則不同于傳統(tǒng)2 態(tài)存儲下的情況:它并非一次性而是逐步的晶化PCR ，由此產(chǎn)生各種介于完全多晶態(tài)和完全非晶態(tài)之間的中間態(tài)。 具體的狀態(tài)轉(zhuǎn)換關(guān)系如文獻中的圖8 所示。
在多值存儲的情況下，直接編寫是不可能的(因為編寫脈沖和初態(tài)有關(guān)) 。 取而代之的有2 種編寫方法，先擦除后編寫，或先預(yù)讀再適當編寫。 對于多值存儲下的讀操作，同樣有2 種操作方法，一次性并行讀出，或二分法串行讀出。
圖 5 是單元寫為“010”的仿真結(jié)果。 著重驗證全新狀態(tài)定義的可行性，寫操作采用“先擦除后編寫”模式，讀操作采用并行讀出，以簡化控制邏輯和時序。存儲單元和外圍電路基于0.35 μm 的CMOS 工藝，工作電壓3.5 V(一部分外圍電路的工作電壓為5 V) 。 仿真采用HSPICE。編寫前，選中單元中2 個PCR 均被初始化(擦除) 為R4 狀態(tài)(如圖2 ，R4 代表最高阻的非晶態(tài)) 。 讀出時，對單元內(nèi)2 個PCR 施加相同的激勵電壓，通過比較PCR 上的電流以確定阻值比。針對“010”的情況(其最終狀態(tài)是R4/R2) ，隨后的編寫只針對連接偶數(shù)位線的那個PCR。 圖5 中，從上到下分別是編寫脈沖V 1 、擦除脈沖V 2 (初始化) 、S/A 預(yù)充電脈沖V 3 和輸出比較結(jié)果A 0～ A 6 的時序波形圖。 根據(jù)表1 ，初始化后，偶數(shù)位線上的2 個連續(xù)脈沖即可使該位線所接的PCR從R4 狀態(tài)轉(zhuǎn)化為R2 ，且比較輸出結(jié)果A 0～ A 6 應(yīng)該為“0110000”(對應(yīng)3 位二進制輸出“010”) 。 仿真結(jié)果完全吻合。
優(yōu) 化
讀寫操作的優(yōu)化
寫：PCM 中讀操作功耗很小，且讀操作比寫和擦除操作快得多(尤其和晶化PCR 的SET 操作相比)，因此預(yù)讀后編寫相對于先擦除后編寫模式，在功耗和速度上均有優(yōu)勢。
讀：PCM 中讀操作速度快、低功耗的特點有利于采用二分法串行讀出模式而非并行模式，且在8 態(tài)存儲下其外圍電路相對簡單。 故采用預(yù)讀的寫模式和二分法串行讀出模式。
圖6 可實現(xiàn)7 種不同比較的S/A
外圍電路的優(yōu)化
在二分法串行讀出模式中，并行讀出所需的7 個S/A 和相應(yīng)的電流驅(qū)動模塊由1 個可配置的S/A 代替，如圖6 所示。 該S/A 可完成7 種不同的比較。 其中，M3 ，M5 ，M7 的寬長比，分別是M1 的b-a ，a-1 ，c-a倍。 而M4 ，M6 ，M8 的寬長比是M2 的b - a ，a - 1 ，c - a 倍。 合理設(shè)定控制信號X1 ，X2 ，X3 ，C 和D可以實現(xiàn)兩股輸入電流I0 和I1 的各種比較，如I0 與b 倍的I1 比較等。 采用這種S/A 后，外圍的S/A 數(shù)目明顯減少，有利于提高存儲密度。 同時由于PCM 讀操作速度相對寫操作較快，串行讀出對電路的速度造成的影響很小。
新型軟硬結(jié)合的ECC 糾錯方法
針對信息存儲中可能的出錯，傳統(tǒng)方法是應(yīng)用ECC 校驗糾錯，以Hamming 碼為代表。 但這種方法所需的電路結(jié)構(gòu)復(fù)雜，成本昂貴且降低了存儲密度。
對PCM 而言，出錯主要體現(xiàn)為PCR 的阻值漂移。 這里，同樣基于以比值為導(dǎo)向的狀態(tài)定義，在利用PCR 較大的動態(tài)電阻范圍的基礎(chǔ)上，提出一種軟硬件結(jié)合的ECC 方法。
圖7 帶有DEM 功能的8 態(tài)定義及其分布情況
圖 7 是帶有漂移錯誤監(jiān)測(drift errormonitoring ，DEM) 功能的狀態(tài)分布圖。相變材料提供的大動態(tài)電阻變化范圍使得比值的一維區(qū)間在劃分出多種存儲狀態(tài)所對應(yīng)的各區(qū)間后，仍有足夠的空間可供使用。這些剩余的空間可以劃分成幾部分而位于各個存儲狀態(tài)所對應(yīng)的比值區(qū)間之間，稱之為“禁區(qū)”，如陰影所示。 即:一旦同一單元內(nèi)2 個PCR的電阻比值( RO/RE ，RO ，RE 分別為奇數(shù)和偶數(shù)位線上的PCR 阻值) 落入這些禁區(qū)，就認為是發(fā)生了錯誤。 2T2R 單元內(nèi)2 個PCR 受到外界幾乎相同的干擾，而幾乎相同程度的阻值漂移將使得其電阻比值基本保持不變，故而電阻阻值比難以逾越這些“禁區(qū)”而從一狀態(tài)直接跳變?yōu)榱硪粻顟B(tài)。因此，一旦出錯，原正確狀態(tài)必是“禁區(qū)”兩側(cè)緊鄰的兩種狀態(tài)之一(而不是像傳統(tǒng)ECC 那樣，在8 種狀態(tài)中判斷) 。 這就大大降低了后繼ECC 找錯和糾錯的難度，簡化了外圍電路，有利于高密度下的安全存儲。
由于監(jiān)測某一數(shù)據(jù)位是否出錯的過程不依賴其他數(shù)據(jù)位，因此該方法可以實現(xiàn)傳統(tǒng)方法難以實現(xiàn)的“全部數(shù)據(jù)位的錯誤監(jiān)測(all-error-detection ，AED) ”。 錯誤監(jiān)測通過外圍2 個如圖6 所示的S/A 及相關(guān)的比較電路實現(xiàn):一個S/A 使用各“禁區(qū)”的下限值(1/g ，1/e ，1/c ，1/a ，b ，d ，f ) 與阻值比進行比較：另個S/A 使用相應(yīng)的上限值(1/f ，1/d ，1/c ，a ，c ，e ，g) 與阻值比進行比較。 當某一“禁區(qū)”的2 個邊界值(如a 和1/a) 與阻值比相比較的結(jié)果不同時，即說明此時的阻值比已落入該禁區(qū)( a 和1/a 對應(yīng)禁區(qū)[1/a ，a ]) ，則可能的原狀態(tài)只可能為與該禁區(qū)緊鄰的2 狀態(tài)之一(禁區(qū)為[1/a ，a ] ，則可能的2 狀態(tài)為R2/R1 或R1/R2) 。 后繼ECC 電路再由此縮小的范圍繼續(xù)判斷，電路復(fù)雜度將大大簡化(具體電路這里略) 。 正常狀態(tài)的比較結(jié)果見表2。
表2 帶有ECC電路時的輸出狀態(tài)的真值表
下載文檔
