首頁 > 評測 > 從此踏實CPLD開發(fā)這條“不歸路”——睿智 EPM570開發(fā)板評測

從此踏實CPLD開發(fā)這條“不歸路”——睿智 EPM570開發(fā)板評測

CPLD   EPM570   可編程邏輯   Altera   
  • 作者：中國菜鳥領導者
  • 來源：21ic
  • [導讀]
  • 在硬件原理設計和布線的時候，CPLD不用考慮引腳的順序，可從布方便的角度安排需要的信號位置，使得布線難度大幅度降低，直接帶來布線優(yōu)化的好處。如此方便的設計，各位搞單片機嵌入式的工程師友，有沒有想要學習的沖動？！

3.4、按鍵以及LED

按鍵有六個獨立按鈕，用戶可以使用這些按鍵來做一些實用的調節(jié)按鈕，八個LED燈，可以用來做一些跑馬燈的實驗

11.jpg

3.5、七段數碼顯示電路

12.jpg

還有許多外設，就不一一介紹了，附上整體原理圖

13.jpg

14.jpg

四、Quartus 11.0軟件：

FPGA/CPLD的開發(fā)軟件并不多，因為價格的原因，國內學校及中小型公司目前用Altera的產品較多，對應的EDA工具是Quartus II; 外國公司用Xilinx的較多對的EDA是ISE，這里開發(fā)板給我們提供的是Quartus II 11.0

安裝步驟

1、解壓文件，(首先你電腦上要有winarar解壓軟件)

15.jpg

2、 雙 擊 后 ， 過 小 會 兒 跳 出 對 話 框 ， 提 示 準 備 解 壓 縮，這里使用默認路徑為C盤，可以根據需要修改到自己的其他盤

16.jpg

3、點擊 lnstall，開始解壓，

29.png

4、解壓完后，進行到下面一步，這里要選擇I agree，然后繼續(xù)點擊NEXT

17.jpg

5、然后彈出選擇我們安裝哪個組件，由于EPM570屬于MAXII家族，我們只需要選擇這一個就可以了，沒必要都全部安裝，有些有可能一輩子都用不到

18.jpg

6、點擊安裝后，你可以去外面透透風了，大約20分鐘左右軟件會安裝完畢。

五、編程語言

QUARTUSII軟件分兩種規(guī)范，一個是verilog hdl，一個叫vhdl。verilog hdl基本就是c語言的底子，Vhdl則更加嚴謹，其語言規(guī)范需要一段時間熟悉。因此對于有C語言基礎的工程師來說，推薦使用verilog，比較容易上手。如果要長期以hdl語言為伍，則推薦學習vhdl，它的結構更加嚴謹，能避免比較復雜的問題的發(fā)生，聽說在華為要求必須熟練一個語言的同時要能看懂另一個語言。

下面舉幾個簡單的例子來說明

module compare ( equal,a,b );

output equal; //聲明輸出信號equal

input [1:0] a,b; //聲明輸入信號a,b

assign equal=(a==b)?1：0;

/*如果a、b 兩個輸入信號相等,輸出為1。否則為0*/

endmodule

這個程序通過連續(xù)賦值語句描述了一個名為compare的比較器。對兩比特數 a、b 進行比較，如a與b相等，則輸出equal為高電平，否則為低電平。在這個程序中,/*........*/和//.........表示注釋部分,注釋只是為了方便程序員理解程序,對編譯是不起作用的。

具體的大家可以查看相關的verilog hdl相關的資料來看，推薦幾本書籍

《Verilog 數字系統(tǒng)設計教程(夏宇聞)》---適合入門的人看

《verilog數字電路設計》電子科技出版社 翻譯---適合有基礎的看

當然從網上下載資料、多余大神交流也是不錯的選擇

六、下載器USB BLASTER安裝步驟

筆者使用的是WINDOWS XP系統(tǒng)，其他系統(tǒng)類似

1、插上USB線后，等待一會，桌面右下角會提示“發(fā)現新硬件”，強烈建議使用USB2.0接口，一開始使用的是USB3.0一直安裝不成功。

這些開發(fā)板你一定沒玩過！來開發(fā)板試用中心免費借閱吧~

  • 本文系21ic原創(chuàng)，未經許可禁止轉載!

網友評論