基于FPGA+DSP 的通用SSR信號處理機(jī)
unix中的信號處理機(jī)制
基于Virtex 4的雷達(dá)導(dǎo)引頭信號處理機(jī)的設(shè)計(jì)與實(shí)現(xiàn)
基于Virtex 4的雷達(dá)導(dǎo)引頭信號處理機(jī)的設(shè)計(jì)與實(shí)現(xiàn)
一種基于FPGA的雷達(dá)數(shù)字信號處理機(jī)設(shè)計(jì)與實(shí)現(xiàn)
一種基于FPGA的雷達(dá)數(shù)字信號處理機(jī)設(shè)計(jì)與實(shí)現(xiàn)
基于ADSP-Ts101的數(shù)字信號處理機(jī)實(shí)現(xiàn)
基于ADSP-Ts101的數(shù)字信號處理機(jī)實(shí)現(xiàn)
基于PCI總線數(shù)字信號處理機(jī)的硬件設(shè)計(jì)
基于PCI總線數(shù)字信號處理機(jī)的硬件設(shè)計(jì)
需要制作一個(gè)時(shí)間控制繼電器開關(guān)的程序
預(yù)算:¥10004G通訊控制報(bào)警電路板開發(fā),要求一個(gè)月內(nèi)交付合格產(chǎn)品
預(yù)算:¥4000基于STM32的SPI接口,實(shí)現(xiàn)wifi無線傳輸
預(yù)算:¥12000