-
動態(tài)功耗優(yōu)化實戰(zhàn)：建立電壓-頻率對應表與驗證DVFS策略
在嵌入式系統(tǒng)和高性能計算領(lǐng)域，動態(tài)功耗管理（Dynamic Power Management, DPM）已成為提升能效的關(guān)鍵技術(shù)之一。其中，動態(tài)電壓頻率調(diào)節(jié)（Dynamic Voltage and Frequency Scaling, DVFS）作為DPM的核心策略，通過動態(tài)調(diào)整處理器的電壓和頻率，以適應不同的工作負載，從而在保證性能的同時最大限度地降低功耗。本文將探討在采用電源管理單元（Power Management Unit, PMU）實施DVFS方案時，如何建立不同工作模式下的電壓-頻率對應表，并討論當出現(xiàn)偶發(fā)性運算超時故障時，如何驗證是否是DVFS策略導致的時序違例。
-
固態(tài)繼電器的動態(tài)功耗和設(shè)計考量
1.0 介紹 對于低電壓信號或低功率切換應用，具備MOSFET輸出的光學隔離固態(tài)繼電器(SSR, Solid State Relay)可以比傳統(tǒng)機電式繼電器(EMR, Electro-Mechanical Relay)帶來
-
FinFET對動態(tài)功耗的影響
現(xiàn)在主要的代工廠都在生產(chǎn)FinFET晶體管，這些FinFET以創(chuàng)紀錄的速度實現(xiàn)了從設(shè)計到現(xiàn)貨產(chǎn)品的轉(zhuǎn)變。FinFET的發(fā)展普及一直都比較穩(wěn)定，因為與平面器件相比，它們可以提供更低的功耗、更高的性能和更小的面積。這使得FinFET對智能手機、平板電腦及要求長電池壽命和高性能的其他產(chǎn)品來說極具吸引力。
-
如何降低MIPS CPU 50％的動態(tài)功耗
設(shè)計CPU需要很多技巧和努力。拿到一個CPU設(shè)計并降低其50%的動態(tài)功耗需要一系列特殊的技巧，這也是CPU設(shè)計人員漫長職業(yè)生涯的要取得的技能之一。在成功推出第一款PowerVR Rouge GPU的DOK后，Imagination和Synopsys展
-
FPGA設(shè)計中功耗的分析與仿真
FPGA的應用越來越廣泛，隨著制造工藝水平的不斷提升，越來越高的器件密度以及性能使得功耗因數(shù)在FPGA設(shè)計中越來越重要。器件中元件模塊的種類和數(shù)量對FPGA設(shè)計中功耗的動態(tài)范圍影響較大，對FPGA的電源功耗進行了分析
