-
在FPGA或ASICS中實現(xiàn)浮點算法
浮點是最受歡迎的數(shù)據(jù)類型,可以保證算法建模和仿真的高精度計算。傳統(tǒng)上,當(dāng)您想將這些浮點算法部署到FPGA或ASIC硬件時,您的唯一選擇是將算法中的每一個數(shù)據(jù)類型轉(zhuǎn)換為固定點,以節(jié)約硬件資源并加速計算。轉(zhuǎn)換到固定點降低了數(shù)學(xué)精度,有時在轉(zhuǎn)換過程中在數(shù)據(jù)類型的字?jǐn)?shù)長度和數(shù)學(xué)精度之間實現(xiàn)正確的平衡是很困難的。對于需要高動態(tài)范圍或高精度的計算(例如設(shè)計有反饋環(huán)),定點轉(zhuǎn)換可能需要幾個星期或幾個月的工程時間。另外,為了達(dá)到數(shù)字精確度,設(shè)計師必須使用大的固定字形。
-
DSP內(nèi)核+ARM核成高性能實時應(yīng)用首選
高速、高密集的數(shù)據(jù)處理需求不斷挑戰(zhàn)著DSP的性能極限，順應(yīng)這些需求，DSP未來將如何發(fā)展?日前，在與ADI工業(yè)部門市場經(jīng)理陸磊的交流中，筆者找到了些許答案。DSP 呈現(xiàn)五大發(fā)
-
高性能實時應(yīng)用：DSP內(nèi)核+ARM核成首選
高速、高密集的數(shù)據(jù)處理需求不斷挑戰(zhàn)著DSP的性能極限，順應(yīng)這些需求，DSP未來將如何發(fā)展?日前，在與ADI工業(yè)部門市場經(jīng)理陸磊的交流中，筆者找到了些許答案。DSP 呈現(xiàn)五大發(fā)
