<delect id="jyvzx"></delect>

<pre id="jyvzx"><output id="jyvzx"></output></pre>

環(huán)路實(shí)現(xiàn)

關(guān)注1人關(guān)注

我要報(bào)錯(cuò)

利用以太網(wǎng)硬件和仿真工具在環(huán)路實(shí)現(xiàn)高帶寬DSP仿真

通常情況下，在設(shè)計(jì)基于FPGA的大型信號(hào)處理系統(tǒng)的時(shí)候，設(shè)計(jì)人員往往需要進(jìn)行費(fèi)時(shí)費(fèi)力的仿真。以Xilinx System Generator for DSP為代表的FPGA設(shè)計(jì)工具，通過(guò)提供可靠的硬件在環(huán)接口（該接口可以直接將FPGA硬件置入設(shè)計(jì)仿真），來(lái)解決這種問(wèn)題

嵌入式硬件
2018-09-28

DSP 以太網(wǎng) 仿真工具嵌入式處理器硬件高帶寬環(huán)路實(shí)現(xiàn)

<ol id="tk8ga"><tbody id="tk8ga"></tbody></ol>

<span id="tk8ga"><strong id="tk8ga"></strong></span>