電壓差

我要報錯

  • 漏極電壓是什么

    漏極電壓(Vds, Drain-to-Source Voltage)是指場效應(yīng)管中漏極與源極之間的電壓差，通常表示為Vds。它是MOSFET(金屬氧化物半導(dǎo)體場效應(yīng)晶體管)的一個重要工作參數(shù)。

  • 如何排除FPGA電源定序問題

    系統(tǒng)設(shè)計師必須考慮加電和斷電期間芯核電源和I/O源之間的定時差和電壓差(換言之，就是電源定序)問題。當(dāng)電源定序不當(dāng)時，就有可能發(fā)生閉鎖失靈或電流消耗過大的現(xiàn)象。如果兩個電源加到芯核接口和I/O接口上的電位不同時，就會出現(xiàn)觸發(fā)閉鎖。定序要求不相同的FPGA和其他元件會使電源系統(tǒng)設(shè)計更加復(fù)雜化。為了排除定序問題，你應(yīng)當(dāng)在加電和斷電期間使芯核電源和I/O電源之間的電壓差最小。圖1所示的電源將3.3V輸入電壓調(diào)節(jié)到1.8V芯核電壓，并在加電和斷電期間跟蹤3.3V I/O電壓，以使兩電源線之間的電壓差最小。