高速數(shù)據(jù)采集系統(tǒng)中精確時(shí)標(biāo)的CPLD實(shí)現(xiàn)方法
基于LABVIEW的USB接口多路高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)
基于CPLD/FPGA高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)
基于ARM和CPLD的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)
基于Windows98平臺(tái)開(kāi)發(fā)DMA高速數(shù)據(jù)采集系統(tǒng)
基于FPGA和EPP的圖像傳感器高速數(shù)據(jù)采集系統(tǒng)
基于AD9650的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)方案
基于DSP和FPGA的汽車(chē)防撞高速數(shù)據(jù)采集系統(tǒng)
基于FPGA 的DDR SDRAM控制器在高速數(shù)據(jù)采集系統(tǒng)中應(yīng)用
基于LabVIEW平臺(tái)的USB接口多路高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)