本文采用CPLD實現(xiàn)了AD芯片、高速FIFO存儲器以及MCU之間的接口電路。實驗表明,該電路工作穩(wěn)定可靠,且通用性強,易于移植到其它數(shù)據(jù)采集系統(tǒng)中。同時,QuartusII等嵌入式技術(shù)的使用,簡化了開發(fā)流程,提高了設(shè)計效率。目前,該電路已成功應(yīng)用于某數(shù)據(jù)采集系統(tǒng)中。
挑戰(zhàn)趣味測試,驗證您是存儲達人還是內(nèi)存大神
野火F103開發(fā)板-MINI教學(xué)視頻(大師篇)
朱老師教學(xué)之嵌入式linux C編程基礎(chǔ)
6層 HDTV-Player PADS_Layout 設(shè)計實戰(zhàn)視頻教程
商用 c++經(jīng)驗總結(jié)(入門套路)
內(nèi)容不相關(guān) 內(nèi)容錯誤 其它
本站介紹 | 申請友情鏈接 | 歡迎投稿 | 隱私聲明 | 廣告業(yè)務(wù) | 網(wǎng)站地圖 | 聯(lián)系我們 | 誠聘英才
ICP許可證號:京ICP證070360號 21IC電子網(wǎng) 2000- 版權(quán)所有 用戶舉報窗口( 郵箱:macysun@21ic.com 電話:010-82165003 )
京公網(wǎng)安備 11010802024343號