QUARTUSII
-
基于CPLD的出租車計(jì)費(fèi)器系統(tǒng)的研究與設(shè)計(jì)
摘要：針對(duì)傳統(tǒng)基于單片機(jī)設(shè)計(jì)的出租車計(jì)費(fèi)器系統(tǒng)的諸多不足，提出了一種利用VHDL設(shè)計(jì)的基于CPLD的出租車計(jì)費(fèi)器系統(tǒng)的設(shè)計(jì)方案。該方案模擬了出租車的啟動(dòng)、停止、暫停、換擋等功能，并用動(dòng)態(tài)掃描電路顯示出租車所走的里程及其所需要的費(fèi)用。所有源程序均在QuartusII9.0下實(shí)現(xiàn)編譯、仿真，可實(shí)現(xiàn)自動(dòng)計(jì)費(fèi)、自動(dòng)計(jì)程及實(shí)時(shí)顯示等功能。由于使用CPLD芯片，因而具有外圍電路少、靈活、功能強(qiáng)、可靠，性高、成本低等優(yōu)點(diǎn)，可用于實(shí)際的出租車計(jì)費(fèi)系統(tǒng)。
-
FPGA學(xué)習(xí)需要注意的幾個(gè)重要問題
1.基礎(chǔ)問題FPGA的基礎(chǔ)就是數(shù)字電路和HDL語言，想學(xué)好FPGA的人，建議床頭都有一本數(shù)字電路的書，不管是哪個(gè)版本的，這個(gè)是基礎(chǔ)，多了解也有助于形成硬件設(shè)計(jì)的思想。 在語言方面，建議初學(xué)者學(xué)習(xí)Verilog語言，VHDL語
-
ADS8323與高速FIFO接口電路的CPLD實(shí)現(xiàn)
1.引言在高速數(shù)據(jù)采集系統(tǒng)中，AD芯片的工作速度通常是很高的，可以達(dá)到幾兆甚至幾十兆，而微控制器MCU的工作速度相對(duì)較低，并且其往往具有多個(gè)任務(wù)，所以不能采用AD轉(zhuǎn)換一次MCU讀取一次數(shù)據(jù)的工作方式。因此，需要在
-
QuartusII中Tsu/Tco的約束方法
QuartusII中Tsu/Tco的約束方法
fengfeng
wangjun88
fubingo
11944951abc
- 知識(shí)變現(xiàn)正當(dāng)時(shí)，上傳資料贏紅包【辭舊迎新】
- ST首款邊緣AI通用MCU震撼登場(chǎng)， 設(shè)計(jì)創(chuàng)意DIY解鎖你的AI芯片創(chuàng)想力
- 了解PI門柵極驅(qū)動(dòng)器，挑戰(zhàn)趣味拼圖游戲
- MPS粉絲團(tuán)招募，邀您解鎖新能源電源“芯”技術(shù)
- 我與貿(mào)澤不得不說的秘密——BOM與搜索功能，讓選型和采購更絲滑更高效
- 加入Vishay電子學(xué)習(xí)社，優(yōu)質(zhì)資源限時(shí)免費(fèi)放送
- STM32H5系列高性能MCU，卓越性能和高安全性超乎你想象
