SoC 處理器

我要報(bào)錯(cuò)

  • 一種小型化設(shè)備方案的設(shè)計(jì)與實(shí)現(xiàn)

    摘 要 ：為解決現(xiàn)有通信設(shè)備體積、功耗大的問題，文中提出一種小型化設(shè)備的設(shè)計(jì)及實(shí)現(xiàn)方案。方案主要由數(shù)字信號(hào)信息處理和收發(fā)信道兩部分組成，使用高性能 SoC 處理器代替現(xiàn)有設(shè)備中的 DSP 及 FPGA 等處理器，使用基于捷變頻器件 AD9164 設(shè)計(jì)的數(shù)字跳頻本振源代替模擬跳頻本振源，使用射頻直接發(fā)射技術(shù)代替模擬上變頻混頻技術(shù)，簡(jiǎn)化了設(shè)備數(shù)字電路及模擬電路的設(shè)計(jì)難度，有效降低了設(shè)備的功耗、減輕了設(shè)備重量、縮小了設(shè)備體積。對(duì)方案設(shè)計(jì)中的系統(tǒng)啟動(dòng)加載流程及通信能力進(jìn)行測(cè)試驗(yàn)證，測(cè)試結(jié)果表明，方案可滿足現(xiàn)有通信設(shè)備的需求，對(duì)后續(xù)設(shè)備的小型化、輕量化設(shè)計(jì)具有指導(dǎo)意義。