ad7892sq

關(guān)注人關(guān)注

我要報(bào)錯(cuò)

基于AD7892SQ和CPLD的數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)

嵌入式硬件
2019-04-15

ad7892sq cpld 總線與接口數(shù)據(jù) 采集系統(tǒng)
基于AD7892SQ和CPLD的數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)[圖]

電子設(shè)計(jì)自動(dòng)化
2018-10-03

ad7892sq cpld 數(shù)據(jù) 采集系統(tǒng)
基于AD7892SQ和CPLD的數(shù)據(jù)采集系統(tǒng)

0 引言本系統(tǒng)以AD7892SQ和CPLD(復(fù)雜可編程邏輯器件)為核心設(shè)計(jì)了一個(gè)多路信號(hào)采集電路，包括模擬多路復(fù)用、集成放大、A/D轉(zhuǎn)換，CPLD控制等。采用硬件描述語(yǔ)言Verilog HDL編程，通過(guò)采用CPLD使數(shù)據(jù)采集的實(shí)時(shí)性得到

電子設(shè)計(jì)自動(dòng)化
2018-06-18

ad7892sq 數(shù)據(jù) 采集系統(tǒng)

<form id="hol2b"><nobr id="hol2b"></nobr></form>