針對(duì)高速串行接口設(shè)計(jì)的高效時(shí)鐘解決方案
高性能FPGA中的高速SERDES接口
FPGA實(shí)現(xiàn)中的SERDES接口設(shè)計(jì)和測(cè)試
Verilog的SERDES使用程序。可以實(shí)現(xiàn)高速串行接口數(shù)據(jù)通信,時(shí)鐘還原
FPGA的SERDES接口設(shè)計(jì)與實(shí)現(xiàn)
高速FPGA實(shí)現(xiàn)數(shù)據(jù)存儲(chǔ)控制
lll27
fengfeng
wangjun88
挑戰(zhàn)趣味測(cè)試,驗(yàn)證您是存儲(chǔ)達(dá)人還是內(nèi)存大神
ARM裸機(jī)第一部分-ARM那些你得知道的事兒
自己動(dòng)手寫(xiě)FAT32文件系統(tǒng)
朱老師教學(xué)之嵌入式linux C編程基礎(chǔ)
C 語(yǔ)言靈魂 指針 黃金十一講 之(8)
內(nèi)容不相關(guān) 內(nèi)容錯(cuò)誤 其它
本站介紹 | 申請(qǐng)友情鏈接 | 歡迎投稿 | 隱私聲明 | 廣告業(yè)務(wù) | 網(wǎng)站地圖 | 聯(lián)系我們 | 誠(chéng)聘英才
ICP許可證號(hào):京ICP證070360號(hào) 21IC電子網(wǎng) 2000- 版權(quán)所有 用戶(hù)舉報(bào)窗口( 郵箱:macysun@21ic.com 電話(huà):010-82165003 )
京公網(wǎng)安備 11010802024343號(hào)