RISC在保持成本降低的同時能很好地提高速度。適用VLSI(VERYLARGESCALEINTEGRATION)工藝。由于RISC指令集清簡，使之只需相對小而簡單控制單元的譯碼和硬件執(zhí)行子系統(tǒng)。這導致在用VLSI實現計算機系統(tǒng)時的下列結果：
控制單元所占的芯片面積大為減少，如RlsCI占10%，而通常CISC占50%以上。因而，在RISCVLSI芯片，留下更多可用空間，使整個CPU和其它部件故在一塊芯片上(如高速緩存，浮點單元，部分主存，存貯器管理單元，1/0口)。
由于控制區(qū)域減少，就可在芯片上按放大量的CPU寄存器(RISCI是138個)。
通過減少VLSI芯片上控制單元面積和放置大量一致的寄存器，可以提高芯片的正則化因子(regulariZationfaetor)?；旧?，正則化因子越高，VLSI設計成本越低。
有利于使用GaAs(砷化稼)VLSI芯片的實現技術，因其適于制造密度較高的芯片?？傊?，是降低了復雜程序，簡化了結構。
速度高。
RISC特點之一是指令流水線，而指令長短和執(zhí)行時間的致性，使流水中的等待和保持時間減到最少。這些因素有利提高計算速度。RISC中較簡單和較小的控制單元中的門也較少，這使控制單元信號的傳送路徑較短，使操作速度加快。指令集的精簡，導致譯碼系統(tǒng)小而簡單，供RISC的譯碼速度加快。硬連線所減少的控制單元，使RISC比通常由微程序控制的系統(tǒng)執(zhí)行起來要快。相對大的CPU寄存器，減少了CPU與內存間取指，存數等操作的沖突;大的寄存器組可用來存貯調用過程被調用過程之間傳遞的參數，存貯中斷程序的有關信息，否則，這些信息只能保存在內存中。所有這些都節(jié)約了大量的計算機處理時間。優(yōu)化編譯中的分支延遲技術也對提高速度作出了貢獻?？偟目?，在功能大致相同的情況下，RISC一般是CISC處理速度的2~4倍。
降低設計成本，提高可靠性
CPU相對小而簡單的控制單元通常會導致下列成本及可靠性方面的益處：a.RISC控制單元的設計時間縮短，這可使整個設計成本降低。b.短的設計時間使最終產品在設計完成時被廢棄的可能性減少。c.較簡單，較小的控制單元能減少設計錯誤，從而提高可靠性;而且，定位和修正錯誤也比CISC容易。d.因指令格式l(或2種)簡而少，所有指令又有規(guī)范長度，所以指令不會越過字界限，也不會跨越虛存(iVrtualMemory)中不同的頁，這排除了虛存管理子系統(tǒng)設計中潛在的困難。
支持高級語言，而不支持匯編語言
從CISC向RISC演變的過程，類似于匯編語言向高級語言的發(fā)展過程。用匯編語言寫程序要使用一些精心設計的復雜指令，而高級語言的編寫幾乎不同復雜指令。RISC在追求精簡指令的同時，把體系結構和優(yōu)化編譯的設計緊密結合起來，使綜合結果引起整體性能的改善。如果說RISC得以發(fā)展是基于VLSI技術和編譯技術的提高，那么可以理解為用復雜的編譯代替了復雜的指令系統(tǒng)，甚至可認為是把硬件的難題轉移給了軟件。而近年來智能型編譯器的迅速發(fā)展，能很方便地勝任這項任務，RISC的優(yōu)勢也許正在于此。傳統(tǒng)的CISC必有復雜的微碼編寫與設計工作，使用匯編語言又涉及匯編程序的研制，這些都很費人力和時間。RISC更利于支持高級語言，這也是長以來計算機面臨的“軟件危機”得以解決的途徑之一。RISC的成功在于軟件的兼容性。只要通過重新編譯使源程級兼容，則已有的軟件可方便地在RISC機上運行。
編程者(用戶)得到的好處
簡化了的結構使編程者也得到了很多好處：
一個更為統(tǒng)一的指令集用起來很方便。
由于指令數和周期數之間有一個比較嚴格的對應關系，代碼優(yōu)化的真實效果就容易度量。
編程者對于硬件的把握更為準確。
下載文檔
