定義 視頻控制器一般由顯卡驅(qū)動程序或DirectX中自帶 視頻控制器模塊是芯片與顯示平臺的數(shù)據(jù)接口，對檢驗芯片設(shè)計是否成功起著重要的作用，有必要把它單獨(dú)劃分為一個子模塊。為了提高設(shè)計的成功率，在設(shè)計初期采用了基于FPGA的原型驗證。整個系統(tǒng)的FPGA原型驗證平臺分為2個部分，硬件設(shè)計和基于RISC CPU的軟件解碼，兩部分協(xié)同工作，既可以驗證軟件和硬件的解碼結(jié)果，又可以加速整個解碼過程。
視頻控制模塊原理及功能分析輸出視頻控制模塊有2個時鐘域：系統(tǒng)時鐘域和顯示時鐘域。系統(tǒng)時鐘頻率根據(jù)所選用的SDRAM類型而采用固定的166MHz;對于分辨率為1280×720的高清電視來說，顯示時鐘域可以選用70 MHz 左右的頻率。系統(tǒng)時鐘域含有2個對外接口：1、系統(tǒng)接口，主要包含上層系統(tǒng)發(fā)出的指令以及輸出控制模塊的反饋信息;2、DRAM接口，包含數(shù)據(jù)專用總線為輸出控制模塊提供的信號，用來于向DRAM請求顯示的圖像數(shù)據(jù)。系統(tǒng)時鐘域中的顯示輸入控制子模塊(Disp In Ctrl)首先用于接收系統(tǒng)傳來的StartDisp和EndDisp信號，來啟動或關(guān)閉視頻數(shù)據(jù)的輸出顯示功能，同時發(fā)出幀圖像顯示完畢信號(FrameDone)，通知系統(tǒng)更換下一副圖像的地址信息(ImageAddress);其次，它用于向DRAM發(fā)出請求，通過專用數(shù)據(jù)通道讀取需要顯示的圖像數(shù)據(jù);它還要控制輸入多路選擇模塊(Input MUX)，從而完成向片內(nèi)SRAM寫數(shù)據(jù)的任務(wù);最后，該模塊要與顯示時鐘域的信息交互，向時鐘域同步模塊(Clk Domain Sync)發(fā)送顯示使能信號(DispEn Sys)，控制圖像顯示的開啟和關(guān)閉。系統(tǒng)時鐘域的另一個子模塊——輸入多路選擇模塊會按照一定的規(guī)律選擇片內(nèi)雙口SRAM，控制存儲器地址，完成向存儲器寫入顯示圖像數(shù)據(jù)的任務(wù)。
顯示時鐘域含有一個對外顯示設(shè)備接口，主要包含用于顯示的控制信號和已完成轉(zhuǎn)換的數(shù)據(jù)信息。顯示時鐘域包含2個子模塊，一個是輸出多路選擇子模塊(Output MUX)，用于實現(xiàn)對雙口SRAM的選擇和地址控制，按照一定的規(guī)律讀取要顯示的圖像數(shù)據(jù);還要進(jìn)行數(shù)據(jù)的打包。另外一個子模塊是顯示輸出控制模塊(Disp Out Ctrl)，用于實現(xiàn)對TV編碼器的控制、YUV信號向RGB信號的轉(zhuǎn)換以及對數(shù)字圖像的縮放，信號包括顯示時鐘、行同步、幀同步以及RGB圖像數(shù)據(jù)等;它還要控制輸出多路選擇模塊以讀取顯示數(shù)據(jù);最后，它要與系統(tǒng)時鐘域進(jìn)行交互, 配合數(shù)據(jù)在兩個時鐘域之間的傳遞。
時鐘域同步模塊是輸出控制模塊設(shè)計的重點(diǎn)，它主要負(fù)責(zé)兩個時鐘域之間的控制信號傳遞?？鐣r鐘域的信號傳遞設(shè)計較為麻煩, 所以設(shè)計中將傳遞的信號分為兩類：數(shù)據(jù)信號和控制信號，其中控制信號就是通過時鐘域同步模塊傳遞。對需要跨時鐘域傳遞的信號數(shù)進(jìn)行精簡，在最后方案中只需要2個信號：WrDone信號由系統(tǒng)時鐘域發(fā)出，通知顯示時鐘域某塊雙口SRAM中的數(shù)據(jù)已經(jīng)更新完畢，可以讀取并進(jìn)行顯示輸出;RdDone信號由顯示時鐘域發(fā)出，通知系統(tǒng)時鐘域某塊雙口SRAM中的數(shù)據(jù)已經(jīng)顯示完畢，可以更新其內(nèi)部的數(shù)據(jù)。信號在不同的時鐘域之間傳遞需要采取消除亞穩(wěn)態(tài)(Metastability)的處理措施，可使信號通過兩級寄存器鎖存輸出。設(shè)計中有兩點(diǎn)值得注意，首先，時鐘域同步電路應(yīng)放在一個獨(dú)立的模塊中，保證綜合工具的優(yōu)化、時序分析的正確，并方便電路的分析和調(diào)試;同時，為了能夠使信號的目標(biāo)時鐘域采集到信號變化，設(shè)計中傳遞的控制信號都采用電平信號表征。
時鐘域之間要傳遞的另一種信號是數(shù)據(jù)信號，由于數(shù)據(jù)信號數(shù)目較多、變化也較快，所以它們的傳遞通過雙口DPRAM實現(xiàn)。雙口DPRAM要求讀寫端口對同一存儲地址的操作要滿足一定的時間間隔，否則會出現(xiàn)數(shù)據(jù)傳輸錯誤，甚至?xí)茐挠布娐?。因此為了避免DPRAM的讀寫沖突，設(shè)計中采用了“乒乓”緩沖的方法，兩塊DPRAM交替存取解碼后用于顯示的亮度或色差數(shù)據(jù)：當(dāng)顯示部分讀取一塊DPRAM中的數(shù)據(jù)時，系統(tǒng)向另一塊DPRAM中寫接下來要顯示的數(shù)據(jù)，數(shù)據(jù)讀取完畢時，兩塊DPRAM就進(jìn)行交換。這部分共用4塊DPRAM來實現(xiàn)，2塊傳遞亮度信號，2塊傳遞色差信號。下面分析在視頻控制器顯示輸出子模塊中運(yùn)用到的格式轉(zhuǎn)換算法、圖像縮放處理算法以及它們的硬件實現(xiàn)。顯示數(shù)據(jù)格式轉(zhuǎn)換分析根據(jù)Sil 164 DVI信號編碼芯片資料，同時參考H.264視頻編碼標(biāo)準(zhǔn)中給出的YUV → RGB轉(zhuǎn)換格式，故在設(shè)計中采用的固定轉(zhuǎn)換算法如下式所示：上式經(jīng)過定點(diǎn)化處理，使用移位和相加的方法實現(xiàn)了轉(zhuǎn)換，如下式所示：在硬件設(shè)計中的YUV、RGB信號都是用8位無符號數(shù)表示，中間變量采用12位保證精度。最后要在0~255的范圍內(nèi)對計算出的RGB結(jié)果進(jìn)行剪裁處理，式中的冪指數(shù)和除法運(yùn)算都通過移位來實現(xiàn)。
下載文檔
