通過柵極驅動器，如何讓電源系統(tǒng)實現(xiàn)更高的效率

1.前言

我們生活在一個設計師似乎一直在追求更高效率的世界。我們希望以更少的功率輸出更多的功率！更高的系統(tǒng)效率是團隊的努力，包括（但不限于）性能更好的柵極驅動器、控制器和新的寬帶隙技術。

2.大電流柵極驅動器

具體來說，大電流柵極驅動器可以通過最大限度地減少開關損耗來幫助提高整體系統(tǒng)效率。當 FET 開關或開啟和關閉時會發(fā)生開關損耗。要打開 FET，必須對柵極電容充電超過閾值電壓。柵極驅動器的驅動電流有利于柵極電容的充電。驅動電流能力越高，電容充電或放電的速度就越快。能夠提供和吸收大量電荷可以最大限度地減少功率損耗和失真。（傳導損耗是 FET 中另一種類型的開關損耗。傳導損耗由 FET 的內阻或 R DS(on) 定義，其中 。FET 在傳導電流時消耗功率。）

換句話說，目標是在需要高頻電源轉換的系統(tǒng)中最小化開關轉換時間段。突出這種性能的柵極驅動器規(guī)范是上升和下降時間的組合。參見圖 1。

圖 1：典型的上升和下降時間圖

如果您想更上一層樓，延遲匹配等柵極驅動器功能可以有效地將驅動電流能力加倍。延遲匹配是兩個通道之間內部傳播延遲的匹配。這是通過并聯(lián)雙通道柵極驅動器的輸出或將通道連接在一起來實現(xiàn)的。例如，TI 的UCC27524A具有極其精確的 1ns（典型值）延遲匹配，可以將驅動電流從 5A 提高到 10A。

圖 2 顯示了合并為一個驅動器的 UCC27524A 的 A 和 B 通道。INA 和 INB 輸入連接在一起，OUTA 和 OUTB 也是如此。一個信號控制并聯(lián)組合。

圖 2：UCC27524A 具有并聯(lián)輸出，可將驅動電流能力加倍

提高系統(tǒng)效率的結果之一是增加了功率密度。在功率因數(shù)校正 (PFC) 和隔離式電源的同步整流塊、DC/DC 磚和太陽能逆變器等應用中，對更高功率密度的需求是一種趨勢，在這些應用中，設計人員受限于相同尺寸（或更小?。┑攘康妮敵龉β?。

TI 的產(chǎn)品組合包括具有高電流、快速上升和下降時間以及延遲匹配的柵極驅動器。見表 1。

表 1：大電流柵極驅動器

3.高速柵極驅動器

高速柵極驅動器可以通過降低 FET 體二極管消耗的功率來提高效率。體二極管是一種寄生二極管，是大多數(shù)類型 FET 的固有特性。它由 pn 結形成，位于漏極和源極之間。圖 1 顯示了以典型 MOSFET 電路符號表示的體二極管。

圖 1：包含本征體二極管的 MOSFET 符號

限制體二極管的導通時間將反過來降低其上消耗的功率。這是因為當 MOSFET 處于導通狀態(tài)時，體二極管兩端的壓降通常高于 MOSFET 兩端的電壓。由于 P = I x V（其中 P 是功耗，I 是電流，V 是電壓降）對于相同的電流水平，通過 MOSFET 通道的傳導損耗明顯低于通過體二極管的傳導損耗。

這些概念在電力電子電路的同步整流中發(fā)揮作用。同步整流通過用功率 MOSFET 等主動控制器件替換二極管來提高這些電路的效率。減少體二極管傳導可以最大限度地發(fā)揮這種技術的優(yōu)勢。

讓我們考慮一個同步降壓轉換器。當高端 FET 關閉且電感中仍有電流時，低端 FET 的體二極管變?yōu)檎蚱?。在避免擊穿所必需的一小段死區(qū)時間之后，低側 FET 導通并開始通過其通道導通。相同的原則適用于其他同步半橋配置，通常用于 DC/DC 電源和電機驅動設計。

負責高速導通的一個重要柵極驅動器參數(shù)是導通傳播延遲。這是在柵極驅動器的輸入端施加信號到輸出開始變高之間的時間。圖 2 顯示了一個例子。這個想法是當 FET 重新開啟時，體二極管將關閉?？焖賹▊鞑パ舆t可加快 FET 的導通速度，最大限度地縮短體二極管的導通時間，從而最大限度地降低損耗。

圖 2：時序圖，其中 t_PDLH 代表開啟傳播延遲

TI 的產(chǎn)品組合包括具有行業(yè)領先的高速開啟傳播延遲的柵極驅動器。見表 1。

表 1：高速驅動器