我使用的大多數(shù)集成電路都對靜電放電 (ESD) 敏感。盡管我們的工程師非常小心，但要完全消除靜電幾乎是不可能的。半導體制造商增加了芯片保護，以使他們的設備更能抵抗雜散電場和電流，但他們的數(shù)據(jù)表沒有明確說明保護措施的確切性質。因此，在這篇文章中，我將介紹一些用于 ESD 保護的更常用方法，以及這些方法對電路施加的限制。我將以全差分放大器(FDA) 為例。運算放大器將使用相同的 ESD 結構，但它們只有一個輸出引腳。
對于大多數(shù)半導體器件，電源電壓代表芯片上存在的最大和最小電壓電位。即使不是這種情況，使用電源作為從設備中轉移有害電流或電位的主要手段仍然是正常的。每個設備都有一個絕對的最大電源電壓，它可以在損壞之前承受該電壓。在 ESD 事件中，電源電壓不要變得太大，這一點很重要。除了片上 ESD 保護電路之外，系統(tǒng)設計還具有提供電源旁路的電容器。這些電容器可以通過吸收瞬態(tài)電壓尖峰在 ESD 事件期間提供很多好處。但它們只有在芯片焊接到電路板上后才有用，因此電源引腳之間仍然必須有一些片上 ESD 保護。
在電源引腳之間使用的最常見的 ESD 保護形式是電壓鉗位。有兩種主要方法用于激活這些夾子。第一個是基于電壓的閾值，其中任何超過預定電壓閾值的電壓都會觸發(fā)鉗位。需要注意的是，這些鉗位通常設置為遠高于規(guī)定的絕對最大電源電壓的電壓。因此，器件電源上的過壓情況可能會在 ESD 保護啟動之前損壞器件。
另一種 ESD 電源鉗位設置為根據(jù)電源電壓的時間變化率 (dV/dt) 觸發(fā)。典型的 ESD 事件的 dV/dt 為每納秒數(shù)伏特——遠高于器件上電時的值。同樣，這種鉗位不能防止靜態(tài)過壓情況，例如由電源尖峰或施加錯誤的電源電壓引起的情況。
圖 1：FDA 的典型 ESD 保護結構
對于圖 1 中所示的器件，為輸入和輸出引腳提供適當工作電壓的方程式如下所示。
(1)
這些方程式將有助于系統(tǒng)設計或調試。
輸出引腳的 ESD 保護通常由連接到電源的二極管組成，如圖 1 所示。這些二極管將 ESD 能量傳導到電源中，并被鉗位或片外旁路電容器和電源吸收規(guī)定。對于大多數(shù)系統(tǒng)設計人員來說，器件輸出引腳上的 ESD 保護不是問題，因為器件通常無法將輸入或輸出引腳驅動到存在 ESD 保護問題的狀態(tài)。然而，當器件被禁用或沒有施加電源電壓時，另一個系統(tǒng)組件可能會強制輸出引腳進入 ESD 二極管將為電流流入電源提供路徑的狀態(tài)。
與輸出引腳一樣，輸入引腳通常由連接到電源的二極管保護。此外，許多差分輸入設備的引腳之間會有額外的保護二極管。輸入引腳的主要問題之一發(fā)生在設備沒有向電源引腳（V+ 和 V-）供電，但有電壓施加到輸入引腳時。如果施加到輸入引腳的正電壓足夠大，它可以流過 ESD 二極管，成為器件的幻象電源。在這種情況下，設備行為可能會變得非常不穩(wěn)定，因為它很可能只會在很短的時間內弱啟動。弱啟用放大器的常見癥狀是器件輸出引腳上出現(xiàn)整流脈沖。解決這種情況的一種方法是選擇具有斷電選項的設備。
當設備沒有電源或處于禁用狀態(tài)時，也會出現(xiàn)輸入引腳的另一個常見問題。請注意，在圖 1 中，輸入引腳之間連接了一系列堆疊二極管。當處于活動狀態(tài)時，這些引腳應具有相同的電壓，因此它們之間不會有電流流動。當器件被禁用時，輸入現(xiàn)在處于浮動狀態(tài)，直到電壓電位超過二極管壓降（通常每個二極管為 0.5V）。在示例電路中，該電壓約為 1.0V。如果系統(tǒng)電路試圖向這些引腳施加超過 1.2V 的差分電壓，則可能會出現(xiàn)問題。這可能是多路復用器電路中的情況，其中多個設備連接到單個信號源，但一次只有一個設備處于活動狀態(tài)。在這種情況下，
ESD 二極管設計用于處理電流，但只能處理一微秒或更短的時間。如果數(shù)據(jù)表不包括規(guī)格，典型的 ESD 二極管可以處理多少電流？一個好的經驗法則是將通過 ESD 二極管的連續(xù)電流限制在 10mA 以下。
了解 ESD 保護如何影響電路運行有助于設計復雜系統(tǒng)。設計復雜電路時，請牢記公式 1 中的限制。
下載文檔
