PCIe 6.0 旨在滿足汽車、AI 帶寬需求

為了滿足快速發(fā)展的汽車和人工智能 (AI) 以及機(jī)器學(xué)習(xí) (ML) 工作負(fù)載的帶寬需求，Rambus 等公司開始改變使用外圍組件互連高速 (PCIe) 互連的地方，有效地加入 PCIe 和 CXL 數(shù)據(jù)飛機(jī)以優(yōu)化互連性能。

由于許多行業(yè)參與者為其開發(fā)做出了貢獻(xiàn)，因此在最新的 PCIe 迭代中可能幾乎沒有什么驚喜——PCIe 特別興趣小組 (SIG) 現(xiàn)在擁有 900 名成員。在過去的二十年里，PCIe在計(jì)算中已經(jīng)變得無處不在，它支持其他成熟和新興的標(biāo)準(zhǔn)，例如非易失性內(nèi)存快速 (NVMe)和計(jì)算快速鏈路 (CXL)。

至于PCIe 6.0標(biāo)準(zhǔn)，其實(shí)在PCIe標(biāo)準(zhǔn)又一次面臨升級(jí)，并且用漸進(jìn)方式“湊合”的同時(shí)就已經(jīng)在穩(wěn)步推進(jìn)了，所以才能穩(wěn)步接班5.0的同時(shí)進(jìn)行了大幅更新。從基本能力上看，PCIe通道的速度又一次翻倍，以大家關(guān)注的×16顯卡插槽為例，單向傳輸達(dá)到128GB/s，雙向雙工其實(shí)可達(dá)到256GB/s，沒錯(cuò)，已經(jīng)達(dá)到了系統(tǒng)內(nèi)存或主流顯卡顯存的水平。

        為了提升速度，PCIe 6.0改用PAM4脈沖調(diào)幅信令，看著眼熟嗎？沒錯(cuò)，這種信號(hào)模式也用于GDDR6X顯存，它采用1b/1b編碼，單個(gè)信號(hào)就有四種編碼狀態(tài)（00/01/10/11），直接實(shí)現(xiàn)了信息翻番，允許承載最高30GHz頻率。只是PAM4信號(hào)比較脆弱，需要配套FEC前向糾錯(cuò)機(jī)制，糾正鏈路中的信號(hào)錯(cuò)誤，保障數(shù)據(jù)完整性，因此成本會(huì)高一些。

與其前身類似，PCIe 6.0 針對(duì)數(shù)據(jù)密集型環(huán)境，例如數(shù)據(jù)中心、高性能計(jì)算 (HPC)、人工智能和機(jī)器學(xué)習(xí)。但是，隨著現(xiàn)代汽車?yán)^續(xù)演變?yōu)檩喪椒?wù)器（不，輪式數(shù)據(jù)中心），許多存儲(chǔ)技術(shù)正在轉(zhuǎn)向汽車應(yīng)用，包括同時(shí)使用 NVMe 和 PCIe 的固態(tài)驅(qū)動(dòng)器 (SSD)。

PCIe SIG 總裁兼董事會(huì)主席 Al Yanes 表示，鑒于 PCIe 是存儲(chǔ)空間和 NVMe 的代名詞，從戰(zhàn)略角度來看，汽車是一個(gè)焦點(diǎn)。更不用說汽車正朝著更高的帶寬需求發(fā)展，就像智能手機(jī)自問世以來一樣。

然而，加速器以及 AI 和 ML 應(yīng)用程序最需要PCIe 6.0 提供的帶寬，Yanes 在接受 EE Times 采訪時(shí)表示這是“革命性的飛躍”。這是因?yàn)?PCIe 6.0 提供的帶寬是其前身的兩倍，可通過 x16 配置提供 64 GT/s 和高達(dá) 256 GB/s 的原始數(shù)據(jù)速率。

PCIe 規(guī)范每三年將 I/O 帶寬翻一番

PCIe 6.0 還實(shí)施了脈沖幅度調(diào)制 4 級(jí) (PAM4) 信令和基于流控制單元 (Flit) 的編碼，支持 PAM4 調(diào)制并與新添加的前向糾錯(cuò)和循環(huán)冗余檢查結(jié)合使用，以實(shí)現(xiàn)帶寬加倍。Yanes 解釋說，所有這些都是在不犧牲延遲的情況下完成的，同時(shí)仍然向后兼容 PCIe 5.0。

不是每個(gè)人都需要 PCIe 6.0，但它確實(shí)提供了在保持帶寬的同時(shí)減少引腳數(shù)的選項(xiàng)，Yanes 說。PCIe SIG 成員了解路線圖也很有幫助，這樣他們就可以在規(guī)劃產(chǎn)品時(shí)做出明智的決定。

當(dāng)市場(chǎng)準(zhǔn)備就緒時(shí)，幫助客戶整合最新的 PCIe 迭代是Rambus 宣布推出其 PCIe 6.0 控制器的動(dòng)力，該控制器旨在滿足快速推進(jìn)的 AI/ML 和數(shù)據(jù)密集型工作負(fù)載的預(yù)期需求。它的 PCIe 6.0 控制器還提供安全功能，包括監(jiān)控和保護(hù) PCIe 鏈路免受物理攻擊的完整性和數(shù)據(jù)加密 (IDE) 引擎。

Rambus 的 IP 內(nèi)核總經(jīng)理 Matt Jones 表示，控制器開發(fā)的關(guān)鍵考慮因素之一是 PCIe 6.0 和 CXL 3.0 將共享相同的電氣接口。這是因?yàn)檠舆t成為 PCIe 和 CXL 數(shù)據(jù)平面連接的關(guān)鍵。

“我們已經(jīng)做了一些非常聰明的事情，基本上使它成為添加我們的 IDE 的零延遲命中，”Jones 說。Rambus 利用了 Flit 功能，例如，允許控制器中的邏輯得到更優(yōu)化。

準(zhǔn)備好支持幾個(gè)月甚至幾年都不會(huì)采用的技術(shù)對(duì)于 Rambus 來說并不少見。高帶寬內(nèi)存 (HBM) 3 規(guī)范才剛剛正式推出，但該公司已經(jīng)通過其HBM 3-ready 內(nèi)存接口幫助其客戶準(zhǔn)備好設(shè)計(jì)，這些設(shè)計(jì)可能要再過 18 個(gè)月才會(huì)出現(xiàn)在產(chǎn)品中，該接口由一個(gè)完全集成的物理層和數(shù)字內(nèi)存控制器。

支持 PCIe 6.0 的 Rambus 解決方案

已經(jīng)宣布 PCIe 6.0 解決方案的其他公司包括 Tektronix，它聲稱這是業(yè)界第一個(gè)與 PCI Express 6.0 兼容的基站發(fā)射機(jī)測(cè)試解決方案。與此同時(shí)，PCIe 6.0 的采用還有一點(diǎn)路要走，因?yàn)?PCIe 4.0 才剛剛獲得廣泛的關(guān)注。例如，美光科技最新的 SSD 使用 PCIe 4.0及其 176 層 3D NAND。