當(dāng)前位置:首頁 > 智能硬件 > 智能硬件
[導(dǎo)讀]以下內(nèi)容中,小編將對ASIC芯片的相關(guān)內(nèi)容進行著重介紹和闡述,希望本文能幫您增進對ASIC芯片的了解,和小編一起來看看吧。

以下內(nèi)容中,小編將對ASIC芯片的相關(guān)內(nèi)容進行著重介紹和闡述,希望本文能幫您增進對ASIC芯片的了解,和小編一起來看看吧。

一、ASIC芯片全定制與半定制

(一)全定制設(shè)計

全定制ASIC是利用集成電路的最基本設(shè)計方法(不使用現(xiàn)有庫單元),對集成電路中所有的元器件進行精工細作的設(shè)計方法。全定制設(shè)計可以實現(xiàn)最小面積,最佳布線布局、最優(yōu)功耗速度積,得到最好的電特性。該方法尤其適宜于模擬電路,數(shù)?;旌想娐芬约皩λ俣?、功耗、管芯面積、其它器件特性(如線性度、對稱性、電流容量、耐壓等)有特殊要求的場合;或者在沒有現(xiàn)成元件庫的場合。特點:精工細作,設(shè)計要求高、周期長,設(shè)計成本昂貴。

由于單元庫和功能模塊電路越加成熟,全定制設(shè)計的方法漸漸被半定制方法所取代。在IC設(shè)計中,整個電路均采用全定制設(shè)計的現(xiàn)象越來越少。全定制設(shè)計要求:全定制設(shè)計要考慮工藝條件,根據(jù)電路的復(fù)雜和難度決定器件工藝類型、布線層數(shù)、材料參數(shù)、工藝方法、極限參數(shù)、成品率等因素。需要經(jīng)驗和技巧,掌握各種設(shè)計規(guī)則和方法,一般由專業(yè)微電子IC設(shè)計人員完成;常規(guī)設(shè)計可以借鑒以往的設(shè)計,部分器件需要根據(jù)電特性單獨設(shè)計;布局、布線、排版組合等均需要反覆斟酌調(diào)整,按最佳尺寸、最合理布局、最短連線、最便捷引腳等設(shè)計原則設(shè)計版圖。版圖設(shè)計與工藝相關(guān),要充分了解工藝規(guī)范,根據(jù)工藝參數(shù)和工藝要求合理設(shè)計版圖和工藝。

(二)半定制設(shè)計方法

半定制設(shè)計方法又分成基于標(biāo)準(zhǔn)單元的設(shè)計方法和基于門陣列的設(shè)計方法。

基于標(biāo)準(zhǔn)單元的設(shè)計方法是:將預(yù)先設(shè)計好的稱為標(biāo)準(zhǔn)單元的邏輯單元,如與門,或門,多路開關(guān),觸發(fā)器等,按照某種特定的規(guī)則排列,與預(yù)先設(shè)計好的大型單元一起組成ASIC。基于標(biāo)準(zhǔn)單元的ASIC又稱為CBIC(CellbasedIC)。

基于門陣列的設(shè)計方法是在預(yù)先制定的具有晶體管陣列的基片或母片上通過掩膜互連的方法完成專用集成電路設(shè)計。半定制相比于全定制,可以縮短開發(fā)周期,降低開發(fā)成本和風(fēng)險。

二、設(shè)計過程

(1)需要對ASIC進行內(nèi)部功能模塊的劃分,使每個功能模塊實現(xiàn)相應(yīng)的功能。各個功能模塊連接到一起形成整個ASIC電路。

(2)根據(jù)功能模塊的劃分,按照功能和接口要求,采用硬件描述語言 (HDL)進行模塊的邏輯設(shè)計,形成寄存器傳輸級(RTL)代碼。

(3)針對ASIC規(guī)格書的功能和時序要求,采用現(xiàn)場可編程邏輯門陣列 (FPGA)原型或者軟件仿真的方式,編寫測試代碼或者測試激勵,進行邏輯驗證,并確保邏輯設(shè)計完全符合設(shè)計要求。

(4)將RTL代碼通過邏輯綜合工具映射到相應(yīng)的工藝庫上,進行布局布線等版圖設(shè)計,完成時序驗證和收斂,形成用于投片生產(chǎn)的版圖數(shù)據(jù)。

三、結(jié)構(gòu)化 ASIC應(yīng)運而生

FPGA與ASIC各有優(yōu)勢,學(xué)術(shù)界也展開了結(jié)合ASIC與FPGA的技術(shù)探索。

英特爾就提出了結(jié)構(gòu)化ASIC的概念。結(jié)構(gòu)化 ASIC 是 FPGA 和基于單元的 ASIC 之間的增量步驟。結(jié)構(gòu)化 ASIC 以具有邏輯、內(nèi)存、I/O、收發(fā)器和硬核處理器系統(tǒng)的通用基礎(chǔ)陣列開始。設(shè)計人員只需定制互連,跳過基于單元的 ASIC 設(shè)計流程中涉及的許多步驟,而是專注于實現(xiàn)所需的定制功能。

從本質(zhì)上講,與 FPGA 相比,結(jié)構(gòu)化 ASIC 具有更低的功耗和更低的單位成本,并且與基于單元的 ASIC 相比,具有更低的 NRE 和更快的上市時間。

在科學(xué)研究上,我們樂于看到百家爭鳴,無論FPGA還是ASIC,代表的都是科技越來越多的可能性。

以上便是小編此次帶來的全部內(nèi)容,十分感謝大家的耐心閱讀,想要了解更多相關(guān)內(nèi)容,或者更多精彩內(nèi)容,請一定關(guān)注我們網(wǎng)站哦。

本站聲明: 本文章由作者或相關(guān)機構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點,本站亦不保證或承諾內(nèi)容真實性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請及時聯(lián)系本站刪除。
換一批
延伸閱讀

9月2日消息,不造車的華為或?qū)⒋呱龈蟮莫毥谦F公司,隨著阿維塔和賽力斯的入局,華為引望愈發(fā)顯得引人矚目。

關(guān)鍵字: 阿維塔 塞力斯 華為

加利福尼亞州圣克拉拉縣2024年8月30日 /美通社/ -- 數(shù)字化轉(zhuǎn)型技術(shù)解決方案公司Trianz今天宣布,該公司與Amazon Web Services (AWS)簽訂了...

關(guān)鍵字: AWS AN BSP 數(shù)字化

倫敦2024年8月29日 /美通社/ -- 英國汽車技術(shù)公司SODA.Auto推出其旗艦產(chǎn)品SODA V,這是全球首款涵蓋汽車工程師從創(chuàng)意到認(rèn)證的所有需求的工具,可用于創(chuàng)建軟件定義汽車。 SODA V工具的開發(fā)耗時1.5...

關(guān)鍵字: 汽車 人工智能 智能驅(qū)動 BSP

北京2024年8月28日 /美通社/ -- 越來越多用戶希望企業(yè)業(yè)務(wù)能7×24不間斷運行,同時企業(yè)卻面臨越來越多業(yè)務(wù)中斷的風(fēng)險,如企業(yè)系統(tǒng)復(fù)雜性的增加,頻繁的功能更新和發(fā)布等。如何確保業(yè)務(wù)連續(xù)性,提升韌性,成...

關(guān)鍵字: 亞馬遜 解密 控制平面 BSP

8月30日消息,據(jù)媒體報道,騰訊和網(wǎng)易近期正在縮減他們對日本游戲市場的投資。

關(guān)鍵字: 騰訊 編碼器 CPU

8月28日消息,今天上午,2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會開幕式在貴陽舉行,華為董事、質(zhì)量流程IT總裁陶景文發(fā)表了演講。

關(guān)鍵字: 華為 12nm EDA 半導(dǎo)體

8月28日消息,在2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會上,華為常務(wù)董事、華為云CEO張平安發(fā)表演講稱,數(shù)字世界的話語權(quán)最終是由生態(tài)的繁榮決定的。

關(guān)鍵字: 華為 12nm 手機 衛(wèi)星通信

要點: 有效應(yīng)對環(huán)境變化,經(jīng)營業(yè)績穩(wěn)中有升 落實提質(zhì)增效舉措,毛利潤率延續(xù)升勢 戰(zhàn)略布局成效顯著,戰(zhàn)新業(yè)務(wù)引領(lǐng)增長 以科技創(chuàng)新為引領(lǐng),提升企業(yè)核心競爭力 堅持高質(zhì)量發(fā)展策略,塑強核心競爭優(yōu)勢...

關(guān)鍵字: 通信 BSP 電信運營商 數(shù)字經(jīng)濟

北京2024年8月27日 /美通社/ -- 8月21日,由中央廣播電視總臺與中國電影電視技術(shù)學(xué)會聯(lián)合牽頭組建的NVI技術(shù)創(chuàng)新聯(lián)盟在BIRTV2024超高清全產(chǎn)業(yè)鏈發(fā)展研討會上宣布正式成立。 活動現(xiàn)場 NVI技術(shù)創(chuàng)新聯(lián)...

關(guān)鍵字: VI 傳輸協(xié)議 音頻 BSP

北京2024年8月27日 /美通社/ -- 在8月23日舉辦的2024年長三角生態(tài)綠色一體化發(fā)展示范區(qū)聯(lián)合招商會上,軟通動力信息技術(shù)(集團)股份有限公司(以下簡稱"軟通動力")與長三角投資(上海)有限...

關(guān)鍵字: BSP 信息技術(shù)
關(guān)閉