電源提示：計(jì)算負(fù)載瞬態(tài)的電容

選擇降壓轉(zhuǎn)換器中的輸出電容通常基于所需的輸出紋波電壓水平。在許多情況下，計(jì)算出的電容可能相當(dāng)小，只允許使用單個(gè)陶瓷電容器。此外，由于陶瓷電容器具有非常低的等效串聯(lián)電阻 (ESR)，因此它們對(duì)輸出紋波的貢獻(xiàn)將很小。這很好，因?yàn)樗梢越档统杀?，所以電容越小越好?

但是，如果在推進(jìn)我們的設(shè)計(jì)之后，我們?cè)跍y(cè)試期間發(fā)現(xiàn)負(fù)載瞬變導(dǎo)致輸出電壓下降到無(wú)法接受的低水平怎么辦?在這種情況下，唯一的解決方案是為輸出加載更多電容，從而強(qiáng)制采用新的印刷電路板 (PCB) 布局。

我有一個(gè)簡(jiǎn)單的計(jì)算可以防止這種災(zāi)難。

圖 1：具有陶瓷輸出電容器的TPS54620同步降壓轉(zhuǎn)換器

TPS54620采用熱增強(qiáng)型3.50 mm x 3.50 mm QFN封裝，是一款功能齊全的17-V、6-a同步降壓轉(zhuǎn)換器，通過(guò)高效率和集成高端和低端MOSFET，對(duì)小型設(shè)計(jì)進(jìn)行了優(yōu)化。通過(guò)電流模式控制(減少元件數(shù)量)和選擇高開(kāi)關(guān)頻率(減少電感器的占地面積)，進(jìn)一步節(jié)省空間。

輸出電壓?jiǎn)?dòng)斜坡由SS/TR引腳控制，該引腳允許作為獨(dú)立電源或在跟蹤情況下運(yùn)行。通過(guò)正確配置啟用和開(kāi)漏電源良好引腳，也可以進(jìn)行電源排序。高側(cè)FET上的逐周期電流限制可在過(guò)載情況下保護(hù)器件，并通過(guò)低側(cè)源電流限制得到增強(qiáng)，從而防止電流失控。還有一個(gè)低側(cè)下沉電流限制，關(guān)閉低側(cè)MOSFET以防止反向電流過(guò)大。當(dāng)模具溫度超過(guò)熱關(guān)機(jī)溫度時(shí)，熱關(guān)機(jī)禁用零件。

圖 1 詳細(xì)介紹了具有顯著更多輸出電容的更新設(shè)計(jì)。為了真正了解負(fù)載瞬態(tài)性能的情況，我創(chuàng)建了圖 2 所示的仿真模型。我使用該模型繪制了開(kāi)環(huán)和閉環(huán)輸出阻抗和環(huán)路增益(或轉(zhuǎn)換器的帶寬)。開(kāi)環(huán)輸出阻抗只是在禁用反饋的情況下查看轉(zhuǎn)換器輸出的阻抗。由于該設(shè)計(jì)使用電流模式控制，因此電感器充當(dāng)恒流源，不會(huì)出現(xiàn)在阻抗圖中。但是，如果此設(shè)計(jì)使用電壓模式控制，則開(kāi)環(huán)輸出阻抗圖將在 LC 諧振頻率處出現(xiàn)峰值。

電感的影響不容忽視。較小的電感值允許轉(zhuǎn)換器在瞬態(tài)期間更快地增加其輸出電流，并且其大小不應(yīng)過(guò)大以至于低于帶寬。圖 2 中的開(kāi)環(huán)輸出阻抗圖被建模為單個(gè) 58μF 輸出電容器與小 ESR 和引線電感串聯(lián)。兩個(gè) 47μF 6.3V 電容和 3.3VDC 偏置的有效輸出電容為 58μF。該圖看起來(lái)具有 -1 斜率的電容性，直到它在 500KHz 以上變?yōu)殡姼行浴?

圖 2：顯示閉環(huán)輸出阻抗的TPS54260仿真模型

閉環(huán)輸出阻抗是開(kāi)環(huán)阻抗除以一加環(huán)路增益。轉(zhuǎn)換器的帶寬是環(huán)路增益等于 1 的地方。高于此頻率，反饋對(duì)輸出阻抗幾乎沒(méi)有好處，因?yàn)殚_(kāi)環(huán)和閉環(huán)圖會(huì)收斂。在轉(zhuǎn)換器帶寬以下，反饋環(huán)路中的大增益會(huì)降低有效輸出阻抗。閉環(huán)阻抗的峰值與環(huán)路帶寬密切相關(guān)。這一點(diǎn)很重要，因?yàn)樨?fù)載瞬態(tài)導(dǎo)致的輸出電壓變化等于該阻抗乘以負(fù)載階躍。由于該阻抗與轉(zhuǎn)換器帶寬處的輸出電容器阻抗的幅度幾乎相同，因此我們可以使用它來(lái)近似負(fù)載階躍響應(yīng)。

圖 3：仿真表明閉環(huán)輸出阻抗在環(huán)路帶寬頻率附近達(dá)到最大值

圖 4：1.75A 負(fù)載瞬態(tài)的電路測(cè)試導(dǎo)致 115mV 的輸出電壓變化

電容器的阻抗為 Z = 1 / (2π × f × C)，因此如果將其設(shè)置為等于 ΔVout/ΔItran，則可以得到公式 1 所示的負(fù)載階躍近似值：

(1)

圖 4 顯示了 1.75A 負(fù)載階躍和相應(yīng) 115mV 輸出電壓下降的實(shí)驗(yàn)室測(cè)試。公式 1 使用測(cè)得的 38KHz 帶寬，估計(jì)為 126mV。

公式 1 可以提供負(fù)載電流瞬態(tài)所需的陶瓷輸出電容的合理估計(jì)值。在許多情況下，這個(gè)計(jì)算出的電容值可能明顯大于低穩(wěn)態(tài)紋波電壓所需的電容值。我們只需要很好地估計(jì)轉(zhuǎn)換器的帶寬。請(qǐng)記住，具有高 ESR 的電容器(或使用混合電容器類(lèi)型)可能會(huì)增加預(yù)期電壓，因此可能需要格外小心(或模擬)。