快速穩(wěn)定的皮安表電路可處理寬電壓范圍

評估模擬開關(guān)、多路復(fù)用器、運算放大器和其他 IC 對 IC 測試工程師提出了挑戰(zhàn)。典型的測試場景需要對設(shè)備的輸入施加測試或強制電壓，并測量任何產(chǎn)生的泄漏電流和偏移電流，通常為 1 pA 或更低。與緩慢且昂貴的商用自動測試儀相比，這個設(shè)計中的低功耗測量電路可以強制提供廣泛的測試電壓并提供快速穩(wěn)定，以最大限度地提高設(shè)備測試吞吐量。廣泛使用表面貼裝元件可最大限度地減少其印刷電路板空間要求，并允許在靠近測試夾具的地方封裝多個測量電路。

該電路包括一個強制電壓緩沖器/放大器、一個浮動軌電源和一個 IVC(電流電壓轉(zhuǎn)換器)。向被測設(shè)備施加強制電壓會產(chǎn)生泄漏電流，電路將其轉(zhuǎn)換為與泄漏電流成比例的輸出電壓。在傳統(tǒng)的 IVC 中，要測量的電流會在分流電阻上產(chǎn)生電壓。IVC 使用反饋電流表拓撲，其中運算放大器 IC 1(Analog Devices AD795)從反饋電流中減去未知電流，并提供與未知電流成比例的輸出電壓。

在本設(shè)計中，輸入的直流電阻主要由 R 2 和 IC 1的有效輸入電阻組成，或在直流時略大于 100Ω。在 50 至 300 Hz 的電源線頻率范圍內(nèi)，電路的交流阻抗平均約為 10 kΩ，或比典型的分流電阻 IVC 的輸入電阻約 10 MΩ 小 1000 倍。該電路的 100-MΩ 反饋電阻器 R 1提供的電流電壓轉(zhuǎn)換比超過分流轉(zhuǎn)換比的 10 倍。這種設(shè)計的建立速度更快，并且在電源線頻率下提供更好的抗干擾能力。分流轉(zhuǎn)換器。在測試運算放大器的輸入電流時，它還可以減少不需要的分壓器效應(yīng)。

R 1 產(chǎn)生 100 μV/pA 的電流電壓轉(zhuǎn)換比。放大器 IC 2是一款 AD795，可提供 10 倍的額外電壓增益，將比率提升至 1 mV/pA，并降低差分放大器 IC 3的 CMRR(共模抑制比)引入的誤差影響。OP1177差分放大器 IC 3從 IVC 的輸出中減去強制電壓，并提供以地為參考的輸出信號。

一對背靠背的 BAV199 二極管 D 1A 和 D 1B 通過將高電流分流到強制電壓放大器 IC 4及其保護熔斷器 F 1來保護 IC 1免受電壓過載。當強制電壓從一個值快速轉(zhuǎn)換到另一個值時，二極管通過在高轉(zhuǎn)換速率間隔期間提供高驅(qū)動電流，大大改善了 IVC 的建立時間。

在 ±30V 電源軌下工作，經(jīng)過輕度補償?shù)娜对鲆娓邏?OPA551 放大器 IC 4從 ±7V 的普通 ATE(自動測試設(shè)備)電壓中獲得高達 ±22V 的強制電壓。在被測器件發(fā)生災(zāi)難性短路的情況下，保險絲 F 1通過限制來自 IC 4 的故障電流來防止進一步損壞，IC 4可以提供高達 380 mA 的短路電流。

IC 4的輸出 還驅(qū)動一個穩(wěn)壓器電路，該電路產(chǎn)生以測試輸入強制電壓為基準的 ±5V 浮動電源電壓。這部分電路在 ±30V 電源下耗散不到 100 mW 的功率。Vishay/Siliconix SST505 JFET 恒流穩(wěn)壓器“二極管”Q 1 和 Q 4 提供 1-mA 恒流源，晶體管 Q 2 和 Q 3 緩沖。每個電流調(diào)節(jié)器二極管的最大額定值為 45V，緩沖器通過將施加在二極管上的電壓限制在大約 3V 來提供過壓保護。

將 1 mA 電流施加到電阻器 R 5 和 R 6 會產(chǎn)生 ±5V 軌電壓。二極管D 2 和D 3補償射極跟隨器Q 6B 和Q 7B 上的基極-發(fā)射極電壓降。晶體管 Q 6A 和 Q 7A 在有缺陷的被測設(shè)備將其電源短路到 IVC 的輸入節(jié)點時提供過壓保護。晶體管 Q 5 和 Q 8 通過分流電流二極管來限制浮動電源的輸出電流。二極管 D 4 在異常啟動條件下防止浮動電源軌的極性反轉(zhuǎn)。

在工作中，該電路在 ±4nA 滿量程輸入范圍內(nèi)以 1 GΩ 的有效跨阻提供 0.999V/nA 的輸出。該電路的輸出失調(diào)對應(yīng)于大約 143 fA。超過 ±22V 的強制電壓跨度，浮動電源軌電壓開始飽和，IC 3的輸入 CMRR 限制 變得明顯，IVC 的輸出電壓變?yōu)榉蔷€性。在 ±20V 強制電壓范圍內(nèi)電路的空載輸出的 –31 fA/V 電流測量誤差。由 IC 3、R N2和 R N3組成的差分放大器 貢獻了電路的大部分增益，而 IC 1的低輸入偏置電流有助于低失調(diào)誤差?！?0V 強制電壓范圍內(nèi)的輸出線性度平均為 111 fA pp。

該電路的壓擺率能力變化很大，但一般來說，當 D 1 驅(qū)動被測設(shè)備時，輸出會在 100 μs 或更短的時間內(nèi)忠實地壓擺整個 40V 強制電壓跨度。一旦高壓擺周期完成，IVC 就會脫離飽和狀態(tài)，其輸出變?yōu)闀r間常數(shù)為 1 毫秒的指數(shù)電壓。輸出在大約 10.6 毫秒內(nèi)穩(wěn)定到 100 fA。在空載條件下，電路從 ±30V 電源消耗大約 10.2 mA，從 ±15V 電源消耗 400 μA。 原型電路的布局在單面印刷電路板上大約占 1.5 英寸2 ，將元件放置在雙面板的兩面可以將面積減少到 1 英寸2 為獲得最佳性能，布局必須包括輸入端子周圍的保護環(huán)以及連接到 IC 1引腳 2 的所有走線。該電路的尺寸允許將其放置在被測設(shè)備夾具上，以最大限度地減少引線長度和電源線引起的電磁干擾。雖然能夠測量小至 1 pA 的電流，但該電路可以通過減小 R 1的值來適應(yīng)更大的電流。