芯片設(shè)計(jì)為何如此之難?芯片設(shè)計(jì)的難點(diǎn)在哪?

芯片是非常重要的電子器件，智能手機(jī)、筆記本電腦中都有芯片的身影。為了增進(jìn)大家對(duì)芯片的認(rèn)識(shí)，本文將對(duì)芯片在設(shè)計(jì)的過(guò)程中存在的兩個(gè)難點(diǎn)予以介紹。如果你對(duì)芯片，或者是本文的內(nèi)容具有興趣，不妨和小編一起來(lái)繼續(xù)往下閱讀哦。

第一關(guān)，難在架構(gòu)設(shè)計(jì)

芯片設(shè)計(jì)，環(huán)節(jié)眾多，每個(gè)環(huán)節(jié)都面臨很多挑戰(zhàn)。以相對(duì)較為簡(jiǎn)單的數(shù)字集成電路設(shè)計(jì)為例設(shè)計(jì)多采用自頂向下設(shè)計(jì)方式，層層分解后包括：

需求定義：結(jié)合外部環(huán)境分析、供應(yīng)鏈資源、公司自身定位等信息，提出對(duì)新一代產(chǎn)品的需求，并進(jìn)一步考慮產(chǎn)品作用、功能、所需線(xiàn)板數(shù)量、使用集成電路類(lèi)型等，精準(zhǔn)定義產(chǎn)品需求。這一環(huán)節(jié)的難度在于對(duì)市場(chǎng)、技術(shù)的未來(lái)趨勢(shì)準(zhǔn)確判斷和對(duì)設(shè)計(jì)人員、制造工廠(chǎng)等自身和產(chǎn)業(yè)鏈情況、能力的充分了解。

功能實(shí)現(xiàn)：描述芯片需要實(shí)現(xiàn)的目標(biāo)，通常用硬件描述語(yǔ)言編寫(xiě)。這一環(huán)節(jié)的難度在于對(duì)芯片整體可以達(dá)到的性能、功能的把握，既要充分滿(mǎn)足目標(biāo)，又不能超過(guò)自身的能力上限。

結(jié)構(gòu)設(shè)計(jì)：根據(jù)芯片的特點(diǎn)，將其劃分成接口清晰、相互關(guān)系明確、功能相對(duì)獨(dú)立的子模塊。這一環(huán)節(jié)難度在于對(duì)芯片結(jié)構(gòu)的熟悉，是否能用盡可能少的模塊和盡可能低的標(biāo)準(zhǔn)達(dá)到要求。

邏輯綜合：開(kāi)發(fā)者將硬件描述語(yǔ)言轉(zhuǎn)換成邏輯電路圖。這一環(huán)節(jié)難度在于需要保證代碼的可綜合、清晰簡(jiǎn)潔、可讀性，有時(shí)還要考慮模塊的復(fù)用性。

物理實(shí)現(xiàn)：將邏輯電路轉(zhuǎn)換成為有物理連接的電路圖。這一環(huán)節(jié)難度在于如何根據(jù)制程，使用盡可能少的元件和連線(xiàn)完成從RTL描述到綜合庫(kù)單元之間的映射，得到一個(gè)在面積和時(shí)序上滿(mǎn)足需求的門(mén)級(jí)網(wǎng)表，并使內(nèi)部互不干擾。

物理版圖：以 GDSII 的文件格式交給晶圓廠(chǎng)，在硅片上做出實(shí)際的電路，再進(jìn)行封裝和測(cè)試，得到物理芯片。

必須說(shuō)明的是，芯片設(shè)計(jì)時(shí)，需要考慮許多變量，例如信號(hào)干擾、發(fā)熱分布等，而芯片的物理特性，如磁場(chǎng)、信號(hào)干擾，在不同制程下有很大不同，沒(méi)有數(shù)學(xué)公式可以直接計(jì)算，也沒(méi)有可套用的經(jīng)驗(yàn)數(shù)據(jù)直接填入，只能依靠EDA工具一步一步設(shè)計(jì)，一步步模擬，不斷取舍。每一次模擬之后，如果效果不理想，就要重新設(shè)計(jì)一次，對(duì)團(tuán)隊(duì)的智慧、精力、耐心都是極大考驗(yàn)。

第二關(guān)，難在驗(yàn)證

芯片驗(yàn)證目標(biāo)是在芯片制造之前，通過(guò)檢查、仿真、原型平臺(tái)等手段反復(fù)迭代驗(yàn)證，提前發(fā)現(xiàn)系統(tǒng)軟硬件功能錯(cuò)誤、優(yōu)化性能和功耗，使設(shè)計(jì)精準(zhǔn)、可靠，且符合最初規(guī)劃的芯片規(guī)格。

它不是在設(shè)計(jì)完成后再進(jìn)行的工序，而是貫穿在設(shè)計(jì)的每一個(gè)環(huán)節(jié)中的重復(fù)性行為，可細(xì)分為系統(tǒng)級(jí)驗(yàn)證、硬件邏輯功能驗(yàn)證、混合信號(hào)驗(yàn)證、軟件功能驗(yàn)證、物理層驗(yàn)證、時(shí)序驗(yàn)證等。

驗(yàn)證很難，首先在驗(yàn)證只能證偽，需要反復(fù)考慮可能遇到的問(wèn)題，以及使用形式化驗(yàn)證等手段來(lái)保證正確的概率，非?？简?yàn)設(shè)計(jì)人員的經(jīng)驗(yàn)和智慧。

其次在驗(yàn)證的方法必須盡可能高效?，F(xiàn)在的芯片集成了微處理器、模擬IP核、數(shù)字IP核和存儲(chǔ)器(或片外存儲(chǔ)控制接口)，驗(yàn)證復(fù)雜度指數(shù)級(jí)增長(zhǎng)。如何快速、準(zhǔn)確、完備、易調(diào)試地完成日益復(fù)雜的驗(yàn)證，進(jìn)入流片階段，是每個(gè)芯片設(shè)計(jì)人員最大的挑戰(zhàn)。

最后在驗(yàn)證工具本身。以常見(jiàn)的FPGA硬件仿真驗(yàn)證為例，90年代FPGA驗(yàn)證最多可支持200萬(wàn)門(mén)，每門(mén)的費(fèi)用為1美元。如今單位價(jià)格雖然大幅下降，隨著芯片的復(fù)雜程度指數(shù)級(jí)增長(zhǎng)，驗(yàn)證的門(mén)數(shù)也上升到以千萬(wàn)和億為計(jì)算的規(guī)模，總體費(fèi)用更加驚人。

此外，F(xiàn)PGA本身也是芯片設(shè)計(jì)的一種。現(xiàn)在大型設(shè)計(jì)(大于2千萬(wàn)等效ASIC門(mén))需要用多塊FPGA互聯(lián)進(jìn)行驗(yàn)證，F(xiàn)PGA的設(shè)計(jì)面對(duì)RTL邏輯的分割、多片F(xiàn)PGA之間的互聯(lián)拓?fù)浣Y(jié)構(gòu)、I/O分配、布局布線(xiàn)、可觀測(cè)性等現(xiàn)實(shí)要求，這就又給設(shè)計(jì)環(huán)節(jié)增加了難度。

以上便是此次小編帶來(lái)的芯片相關(guān)內(nèi)容，通過(guò)本文，希望大家對(duì)芯片具備一定的了解。如果你喜歡本文，不妨持續(xù)關(guān)注我們網(wǎng)站哦，小編將于后期帶來(lái)更多精彩內(nèi)容。最后，十分感謝大家的閱讀，have a nice day!