歐洲開(kāi)始啟動(dòng)Chiplet技術(shù)演示項(xiàng)目，多家車企參與，博世、奧迪都有

據(jù)外媒報(bào)道，德國(guó)乃至歐洲最大的應(yīng)用科學(xué)研究機(jī)構(gòu)-弗勞恩霍夫協(xié)會(huì)正啟動(dòng)一項(xiàng)名為“新型可信賴電子產(chǎn)品分布式制造”的研究項(xiàng)目，旨在為Chiplet產(chǎn)品的設(shè)計(jì)與封裝創(chuàng)建安全性標(biāo)準(zhǔn)，這一項(xiàng)目參與者還包括了博世、X-Fab、奧迪和歐司朗等廠商。

芯粒是不同功能芯片裸片的拼搭，某種意義上也是不同IP的拼搭。芯原作為中國(guó)大陸第一，全球第七的半導(dǎo)體IP供應(yīng)商，在各類處理器IP上有著深度布局，將通過(guò)“IP芯片化(IP as a Chiplet)”和“芯片平臺(tái)化(Chiplet as a Platform)”持續(xù)推進(jìn)芯粒技術(shù)的發(fā)展和產(chǎn)業(yè)化落地。

芯原有六大核心處理器IP，分別為圖形處理器(GPU)IP、神經(jīng)網(wǎng)絡(luò)處理器(NPU)IP、視頻處理器(VPU)IP、數(shù)字信號(hào)處理器(DSP)IP、圖像信號(hào)處理器(ISP)IP和顯示處理器IP，此外還有1,400多個(gè)數(shù)模混合IP和射頻IP。芯原將這些處理器IP有機(jī)結(jié)合，推出了處理器IP 子系統(tǒng)、IP 平臺(tái)等，例如從攝像頭輸入一直到顯示輸出的整個(gè)智能像素處理IP平臺(tái)?；谪S富的IP儲(chǔ)備，芯原提出了IP芯片化(IP as a Chiplet，IaaC)的理念，旨在以芯粒實(shí)現(xiàn)特殊功能IP的“即插即用”，解決7nm、5nm及以下工藝中，性能與成本的平衡，并降低較大規(guī)模芯片的設(shè)計(jì)時(shí)間和風(fēng)險(xiǎn)。

正是基于其對(duì)Chiplet互聯(lián)的前瞻性設(shè)計(jì)思路，芯動(dòng)從兩三年前開(kāi)始就在做Chiplet互聯(lián)接口的研發(fā)，并與今年推出的UCIe不謀而合，因此能在UCle標(biāo)準(zhǔn)推出后不到三周，就宣布推出物理層兼容UCIe國(guó)際標(biāo)準(zhǔn)的自主研發(fā)IP解決方案-Innolink? Chiplet。高專表示，芯動(dòng)的研發(fā)方向之所以能與國(guó)際水平保持一致，是因?yàn)槲覀円孕枨篁?qū)動(dòng)研發(fā)的產(chǎn)品理念和定制化的客戶服務(wù)，200多次的先進(jìn)工藝流片紀(jì)錄和60億顆SoC芯片授權(quán)量產(chǎn)帶給芯動(dòng)的不止是成熟經(jīng)驗(yàn)和良好口碑，更是在技術(shù)方面的敏銳洞察和前瞻布局。芯動(dòng)一直在用實(shí)際突破和應(yīng)用成果證明實(shí)力，展現(xiàn)國(guó)產(chǎn)IP的無(wú)限潛力。

隨著芯片工藝不斷演進(jìn)，硅的工藝發(fā)展趨近于其物理瓶頸，晶體管再變小變得愈加困難，摩爾定律放緩，但是算力和存儲(chǔ)的需求爆發(fā)，傳統(tǒng)方式推進(jìn)芯片性能很難維持產(chǎn)業(yè)的持續(xù)發(fā)展，行業(yè)進(jìn)入后摩爾時(shí)代。

當(dāng)前IC技術(shù)瓶頸與業(yè)務(wù)需求的主要矛盾在于：?jiǎn)挝凰懔εc數(shù)據(jù)量增速的矛盾：人工智能、大數(shù)據(jù)、5G 等技術(shù)發(fā)展，使數(shù)據(jù)量呈指數(shù)級(jí)增加，而單位算力的增速卻愈發(fā)遲緩。性能和功耗比提升的矛盾：芯片性能的提升會(huì)伴隨著功耗的大幅增長(zhǎng)，從而導(dǎo)致應(yīng)用場(chǎng)景碎片化，無(wú)法攤薄芯片成本。研發(fā)成本和交付周期增加：隨著先進(jìn)制程的進(jìn)步，芯片制造成本與研發(fā)投入也大大增加。目前，5nm芯片的研發(fā)費(fèi)用已經(jīng)超過(guò)5億美元 ，3nm的研發(fā)費(fèi)用預(yù)期將超過(guò)15億美元。

與傳統(tǒng)SoC方案相比，Chiplet可以將采用不同制程的芯粒匯集在一起，且由于芯粒可重復(fù)使用，設(shè)計(jì)靈活，能加快芯片設(shè)計(jì)公司的設(shè)計(jì)周期、降低設(shè)計(jì)成本，且大幅提高芯片性能。

Chiplet也被視為革新半導(dǎo)體產(chǎn)業(yè)生態(tài)的機(jī)會(huì)，被看作如同半導(dǎo)體產(chǎn)業(yè)從IDM走向設(shè)計(jì)-制造-封裝產(chǎn)業(yè)變革一樣重要的機(jī)遇。而對(duì)于受限于先進(jìn)工藝高生產(chǎn)成本、設(shè)計(jì)難度、生產(chǎn)限制的企業(yè)而言，Chiplet也成為公司追求芯片更高性能的工具。

2022年1月，Chiplet標(biāo)準(zhǔn)聯(lián)盟發(fā)布《通用芯?；ミB技術(shù)1.0》，這是一個(gè)開(kāi)放的芯?；ミB協(xié)議，旨在芯片封裝層面確立互聯(lián)互通的統(tǒng)一標(biāo)準(zhǔn)，滿足客戶對(duì)可定制封裝要求。另外，今年3月，英特爾、AMD、ARM、高通、臺(tái)積電、三星、日月光等芯片廠商與Google云、Meta(原FaceBook)、微軟等共同成立了Chiplet標(biāo)準(zhǔn)聯(lián)盟，正式推出了通用Chiplet的高速互聯(lián)標(biāo)準(zhǔn)“UCIE”，旨在定義一個(gè)開(kāi)放的、可互操作的標(biāo)準(zhǔn)，用于將多個(gè)Chiplet通過(guò)先進(jìn)封裝的形式組合到一個(gè)封裝中。