在高速或高頻電路板中，PCB中的寄生效應(yīng)非常明顯，這些寄生電容和寄生電感會(huì)引起串?dāng)_、EMI、信號(hào)完整性等問(wèn)題。在處理高頻、高速和混合信號(hào)PCB時(shí)，需要做一些特殊處理，以減小寄生效應(yīng)對(duì)信號(hào)的影響。

為了減小寄生電容和電感的影響，我們需要知道它們是怎么產(chǎn)生的，才能對(duì)癥下藥。本節(jié)我們先來(lái)了解如何計(jì)算PCB的寄生電容和寄生電感，然后討論如何減小它們的影響。

PCB上的導(dǎo)體一般有走線(xiàn)和過(guò)孔（焊盤(pán)、覆銅等都可以等效為走線(xiàn)），二者的結(jié)構(gòu)完全不同，所以我們?cè)谟懻摷纳?yīng)時(shí)，需要把這兩種結(jié)構(gòu)分別分析。

1）寄生電容

信號(hào)線(xiàn)/焊盤(pán)的寄生電容：

我們知道，平板電容器的電容計(jì)算公式為：C=ε0*S/d；其中ε0是介電常數(shù)，S是相對(duì)的兩個(gè)平板的面積，d是兩個(gè)平板的距離?？梢灾?，在介電常數(shù)一定的情況下，正對(duì)的面積S越大、距離d越小，則電容越大。

由于在PCB的同一層上，信號(hào)線(xiàn)與信號(hào)線(xiàn)之間等效的正對(duì)面積很小，距離相對(duì)于相鄰層之間的間距也很大，所以，同一層內(nèi)的走線(xiàn)之間的寄生電容認(rèn)為很小可以忽略；把走線(xiàn)覆蓋的面積當(dāng)作平板電容器的面積，相鄰層的間距作為平板電容器的間距，忽略掉其他因素引起的小電容，寄生電容的產(chǎn)生就可以簡(jiǎn)化為平板電容器的電容。

可以如下圖計(jì)算：（A為面積、d為與相鄰參考層的間距，例子中K=4.7是把PCB板材的介電常數(shù)考慮進(jìn)去了）

從這個(gè)計(jì)算公式可以看出，如果想要減小信號(hào)線(xiàn)、焊盤(pán)的寄生電容，在設(shè)計(jì)PCB時(shí)，一是要減小銅皮覆蓋的總面積；二是要增加層間距（在實(shí)際操作時(shí)，可以選用層間距大的PCB層疊結(jié)構(gòu)，或者挖空相鄰層的參考面）

過(guò)孔的寄生電容：

過(guò)孔的寄生電容，不能等效成平板電容器，一般用以下公式計(jì)算：

（其中D1為過(guò)孔的外徑、D2為過(guò)孔周?chē)~皮挖空部分的圓直徑、T為PCB厚度、εr為板材的相對(duì)磁導(dǎo)率）

從以上計(jì)算公式可以看出，要想減小過(guò)孔的寄生電容，需要使用小孔徑的過(guò)孔、加大過(guò)孔和銅皮的間距、選用更薄的PCB板材。

2）寄生電感

信號(hào)線(xiàn)/焊盤(pán)的寄生電感

計(jì)算方法如下：（W是線(xiàn)寬、L是線(xiàn)長(zhǎng)，H是銅厚）

這個(gè)公式看起來(lái)比較復(fù)雜，實(shí)際上，對(duì)寄生電感影響最大的是線(xiàn)長(zhǎng)L，將L的長(zhǎng)度縮短是減小信號(hào)線(xiàn)寄生電感的最有效方法。

過(guò)孔的寄生電感：

計(jì)算方法如下：（h是板厚、D是過(guò)孔直徑）

從公式上可以看出，要減小過(guò)孔的寄生電感，需要減小板厚、增大過(guò)孔直徑。

好了，本節(jié)的內(nèi)容就分享到這了。