中國(guó)半導(dǎo)體破局之路

近年來芯片性能的提升主要是在芯片級(jí)。為了應(yīng)對(duì)先進(jìn)制程遇到的問題，產(chǎn)業(yè)界希望從單純依靠縮小晶體管特征尺寸來提高集成度的傳統(tǒng)方式，轉(zhuǎn)變到通過成本相對(duì)可控的系統(tǒng)級(jí)設(shè)計(jì)，達(dá)到和晶體管特征尺寸繼續(xù)縮小相近的系統(tǒng)級(jí)性能。這便是Chiplet、2.5/3D先進(jìn)封裝等技術(shù)。

堅(jiān)持Chiplet、先進(jìn)封裝的代表人物，便是人稱“蔣爸”的臺(tái)積電前COO蔣尚義；堅(jiān)持先進(jìn)制程的，則是現(xiàn)任中芯國(guó)際聯(lián)合首席執(zhí)行官的梁孟松。

蔣尚義在“萬字自述”中，講述了他看好先進(jìn)封裝的原因，“圖形芯片巨頭英偉達(dá)是我們客戶，他們之前有一個(gè)GPU搭配8個(gè)DRAM。你需要在GPU和DRAM之間來回發(fā)送很多信號(hào)。如果你看一下這個(gè)GPU和DRAM，它們之間的差距是如此之大。為什么它們隔得那么遠(yuǎn)？因?yàn)榻饘倬€很寬。如果離得太近，你無法把所有這些金屬線相連。正因?yàn)槿绱耍藗冊(cè)敢飧冻龃蠹s30%的速度和大約60%的功耗去驅(qū)動(dòng)（driving）這些線?！笔Y尚義舉例稱。他同時(shí)表示，如果用硅片代替一塊PCB，就可以將GPU和DRAM并排放置，這樣其性能就會(huì)很像在同一個(gè)硅片上一樣。

功能、連接、堆疊的多樣化是先進(jìn)封裝的發(fā)展方向，Bumping、TSV、RDL、Interposer等連接與延展技術(shù)作為支撐，而封裝形態(tài)向2.5D/3D、多裸晶/異質(zhì)集成演變，是實(shí)現(xiàn)Chiplet的重要支撐。

2022年3月，Chiplet 高速互聯(lián)標(biāo)準(zhǔn)——UCLE（Universal Chiplet Interconnect Express）正式推出。該項(xiàng)標(biāo)準(zhǔn)旨在芯片封裝層面建立全球統(tǒng)一的互聯(lián)互通標(biāo)準(zhǔn)，進(jìn)而打造開放的 Chiplet 生態(tài)系統(tǒng)，共同執(zhí)行 Chiplet 規(guī)范化標(biāo)準(zhǔn)。

UCLE 將為 Chiplet 制定多種先進(jìn)封裝技術(shù)，其中包括了由 Intel 主導(dǎo)的 EMIB 和臺(tái)積電主導(dǎo)的 CoWoS 兩項(xiàng) 2.5D封裝技術(shù)。截止目前，國(guó)內(nèi)包括芯原股份、摩爾精英、芯動(dòng)科技、阿里巴巴等在內(nèi)的眾多廠商已陸續(xù)加入到 UCLE 聯(lián)盟當(dāng)中，直接受益于相關(guān)技術(shù)標(biāo)準(zhǔn)。隨著國(guó)內(nèi)廠商積極融入 UCLE 生態(tài)體系，將有望在 Chiplet 工藝領(lǐng)域?qū)崿F(xiàn)新的突破。

目前可應(yīng)用于Chiplet的封裝解決方案主要是SIP、2.5D和3D封裝。2.5D更接近兩層小洋房，3D則是大廈的形態(tài)，空間利用效率更高。

• 2.5D封裝技術(shù)發(fā)展已經(jīng)非常成熟，并且已廣泛應(yīng)用于FPGA、CPU、GPU等芯片當(dāng)中

• 3D封裝技術(shù)難度更高，目前由英特爾和臺(tái)積電掌握并商用

對(duì)于產(chǎn)業(yè)鏈而言，目前2.5D的Chiplet實(shí)現(xiàn)方式主要利好封裝企業(yè)：

• 如過去給AMD封裝的通富微電（002156.SZ），價(jià)值量相比傳統(tǒng)封裝翻倍，毛利率也更高

• 其次是載板企業(yè)，如興森科技（002436.SZ），目前Chiplet的2.5D工藝成品芯片面積較大、片上通信要求較高，對(duì)于載板的層數(shù)、面積需求增加，興森的ABF載板產(chǎn)線后續(xù)能得到比較大的訂單支持

• 然后是封測(cè)設(shè)備公司，如華峰測(cè)控（688200.SH）等

隨著底層封裝技術(shù)不斷突破，預(yù)計(jì) 2035 年全球 Chiplet 芯片市場(chǎng)規(guī)模有望達(dá)到 570億美元。目前，支持 Chiplet 的底層封裝技術(shù)已由 2D 技術(shù)逐步發(fā)展至 3D 技術(shù)，經(jīng)濟(jì)效益、整體性能等方面均獲得了明顯提升。

根據(jù) Omdia 數(shù)據(jù)顯示，2024 年全球 Chiplet 芯片市場(chǎng)規(guī)模將達(dá)到 58 億元，2035年全球市場(chǎng)規(guī)模有望突破 570 億美元。參考 2018 年的 6.45 億美元，2018-2035 年 CAGR高達(dá) 30.16%。

在“摩爾定律”日趨放緩的背景下，Chiplet 工藝有望成為芯片廠商未來較長(zhǎng)一段時(shí)間內(nèi)的主要依賴手段，同時(shí)隨著支持 Chiplet 的底層封裝技術(shù)不斷突破和普及，將進(jìn)一步支撐其未來成長(zhǎng)。

06
寫在最后

IP 架構(gòu)方面：

雖然在多個(gè)廠商的推動(dòng)下，RISC-V取得了長(zhǎng)足發(fā)展。但從過往的歷史看來，任何一款架構(gòu)的普及都需要時(shí)間。

如PC時(shí)代的x86架構(gòu)統(tǒng)治了指令集架構(gòu)市場(chǎng)幾十年，后PC時(shí)代才迎來Arm架構(gòu)的崛起，Arm也用了幾十年，才走上了巔峰。換而言之，計(jì)算負(fù)載的變遷需要經(jīng)過一個(gè)長(zhǎng)時(shí)間的生命周期。也就是說我們現(xiàn)在雖然已經(jīng)進(jìn)入了萬物互聯(lián)時(shí)代，給RISC-V創(chuàng)造了機(jī)會(huì)，但這個(gè)新興指令集來說，也只是邁出了第一步。

Chiplet工藝方面：

對(duì)Chiplet而言，有一個(gè)不容忽視的關(guān)鍵點(diǎn)，即它的出現(xiàn)源自先進(jìn)制程的發(fā)展遭遇瓶頸。相較不計(jì)成本地探索新工藝、新材料，Chiplet打開了一種新的思路，它不僅能降低芯片的開發(fā)成本，還能更好地把控良率。
Chiplet由多個(gè)芯片異構(gòu)集成，每個(gè)芯片只需使用最合適的工藝節(jié)點(diǎn)，而非所有芯片都使用最先進(jìn)的工藝節(jié)點(diǎn)，這就能更有效地利用國(guó)內(nèi)已有的晶圓廠產(chǎn)線，降低先進(jìn)工藝節(jié)點(diǎn)封鎖帶來的阻力，為國(guó)內(nèi)半導(dǎo)體行業(yè)的側(cè)面突圍提供了一個(gè)非常好的機(jī)遇。
Chiplet是一個(gè)方向，而非具體的技術(shù)，它可以使用多種封裝技術(shù)來實(shí)現(xiàn)，對(duì)國(guó)內(nèi)半導(dǎo)體產(chǎn)業(yè)而言，在先進(jìn)制程發(fā)展受限的情況下，Chiplet帶來的最大意義在于以時(shí)間換空間。對(duì)中國(guó)來說，發(fā)展Chiplet的好處有很多。從底層邏輯上講，是在性能、制造成本、時(shí)間成本之間找平衡。
筆者堅(jiān)信，隨著基于RISC-V架構(gòu) IP 的推廣以及在Chiplet工藝突破，中國(guó)芯片迎來發(fā)展的黃金十年，定會(huì)走出一條自己的破局之路。