未來三年內(nèi)投資 1000 億美元擴(kuò)大其芯片制造能力，并計(jì)劃在 2025 年生產(chǎn) 2nm芯片

1nm芯片指的是采用1nm制程的芯片。芯片采用一定的工藝，把一個(gè)電路中所需的晶體管、電阻、電容和電感等元件及布線互連一起，放在一小塊或幾小塊半導(dǎo)體晶片或介質(zhì)基片上，然后封裝在一個(gè)管殼內(nèi)，成為具有所需電路功能的微型結(jié)構(gòu)。對(duì)于主板而言，芯片組幾乎決定了這塊主板的功能。

在先進(jìn)工藝上，臺(tái)積電今年底量產(chǎn)3nm工藝，2025年則是量產(chǎn)2nm工藝，這一代會(huì)開始使用GAA晶體管，放棄現(xiàn)在的FinFET晶體管技術(shù)。再往后呢?2nm之后是1.4nm工藝，Intel、臺(tái)積電及三星這三大芯片廠商也在沖刺，其中三星首個(gè)宣布2027年量產(chǎn)1.4nm工藝，臺(tái)積電沒說時(shí)間點(diǎn)，預(yù)計(jì)也是在2027年左右。

在先進(jìn)工藝上，臺(tái)積電今年底量產(chǎn)3nm工藝，2025年則是量產(chǎn)2nm工藝，這一代會(huì)開始使用GAA晶體管，放棄現(xiàn)在的FinFET晶體管技術(shù)。再往后呢?2nm之后是1.4nm工藝，Intel、臺(tái)積電及三星這三大芯片廠商也在沖刺，其中三星首個(gè)宣布2027年量產(chǎn)1.4nm工藝，臺(tái)積電沒說時(shí)間點(diǎn)，預(yù)計(jì)也是在2027年左右。

不過真正量產(chǎn)1nm還需要很長(zhǎng)時(shí)間，其中關(guān)鍵的設(shè)備就是下一代EUV光刻機(jī)，要升級(jí)下一代的高NA(數(shù)值孔徑)標(biāo)準(zhǔn)，從現(xiàn)在的0.33 NA提升到0.55 NA，更高的NA意味著更分辨率更高，是3nm之后的工藝必備的條件。

對(duì)于硅基芯片來說，1nm可能會(huì)是這條路線的終點(diǎn)，但是對(duì)于人類芯片來說，1nm絕對(duì)不會(huì)是終點(diǎn)的。

首先、硅基芯片未來會(huì)面臨很大的發(fā)展限制。

一直以來芯片的材料都是以硅材料為主，但是隨著芯片工藝的不斷提升，傳統(tǒng)硅基芯片正在逐漸逼近極限，它的極限在哪里呢?那就是1nm。

而1納米之所以是硅基芯片的極限，這里面主要基于兩點(diǎn)考慮：

第一、硅原子的大小。

芯片的制造工藝就是將晶體管注入到硅基材料當(dāng)中，晶體管越多性能越強(qiáng)，想要提升芯片的工藝，那就要提高單位芯片面積的晶體管數(shù)量。

但是隨著芯片工藝的不斷提升，單位硅基芯片能夠承載的晶體管已經(jīng)越來越飽和，畢竟硅原子的大小只有0.12nm，按照硅原子的這個(gè)大小來推算，一旦人類的芯片工藝達(dá)到一納米，基本上就放不下更多的晶體管了，所以傳統(tǒng)的硅脂芯片基本上已經(jīng)達(dá)到極限了，如果到了1nm之后還強(qiáng)制加入更多的晶體管，到時(shí)芯片的性能就會(huì)出現(xiàn)各種問題。

第二、隧穿效應(yīng)。

所謂隧穿效應(yīng)，簡(jiǎn)單來說就是微觀粒子可以穿越障礙物的一種現(xiàn)象。

具體到芯片上面，當(dāng)芯片的工藝足夠小的時(shí)候，原本在電路中正常流動(dòng)構(gòu)成電流的電子就不會(huì)老老實(shí)實(shí)按照路線流動(dòng)，而是會(huì)穿過半導(dǎo)體閘門，最終形成漏電等各種問題。

這種現(xiàn)象并不是硅基芯片達(dá)到1納米的時(shí)候才出現(xiàn)，實(shí)際上在之前芯片達(dá)到20納米的時(shí)候就曾經(jīng)出現(xiàn)過這種漏電現(xiàn)象，只不過后來包括臺(tái)積電等一些芯片制造廠家通過工藝上的改進(jìn)之后才改善了這種問題。

臺(tái)積電 (TSMC) 計(jì)劃進(jìn)一步縮減其工藝節(jié)點(diǎn)技術(shù)。據(jù)國(guó)外科技媒體allaboutcircuits報(bào)道，臺(tái)積電將在其亞利桑那州芯片工廠生產(chǎn) 3 納米芯片，并可能計(jì)劃生產(chǎn) 1 納米芯片。

在半導(dǎo)體制造中，3nm 工藝是繼 5nm 技術(shù)節(jié)點(diǎn)之后的下一個(gè) die shrink，幾大行業(yè)參與者都在爭(zhēng)先恐后。較小的節(jié)點(diǎn)允許在給定區(qū)域放置更多晶體管，從而提高電源效率。

第一代 3 納米芯片將能夠?qū)⒐慕档徒话?，同時(shí)大幅提高性能。

在過去的幾十年里，芯片制造商一直試圖將更多的晶體管擠壓到更小的表面上。但是現(xiàn)在已經(jīng)達(dá)到了極限。為了解決這個(gè)問題，工程師們一直在尋找其他 2D 材料來替代硅，以便將芯片推向 1 納米或更低。三星的 3 納米半導(dǎo)體里程碑

韓國(guó)科技巨頭三星電子于 6 月在其華城和平澤半導(dǎo)體工廠開始大規(guī)模生產(chǎn) 3 納米芯片，這是全球首家這樣做的公司。

該公司的目標(biāo)是到 2030 年在其邏輯芯片和晶圓代工業(yè)務(wù)上投資 1320 億美元，并計(jì)劃在德克薩斯州建設(shè)一家半導(dǎo)體工廠。該公司目前正在生產(chǎn)第一代 3nm 芯片，并計(jì)劃在 2023 年開始生產(chǎn)第二代 3nm 工藝。

臺(tái)積電作為全球最大的晶圓代工企業(yè)緊追三星，前幾天張忠謀透漏，臺(tái)積電計(jì)劃在其亞利桑那州工廠生產(chǎn) 3 納米芯片，第二家工廠正在規(guī)劃中。

該公司在 4 月份表示，計(jì)劃在未來三年內(nèi)投資 1000 億美元擴(kuò)大其芯片制造能力，并計(jì)劃在 2025 年生產(chǎn) 2nm芯片。

同時(shí)，在 2022 年 4 月，英特爾宣布了其制造工藝計(jì)劃，從 Intel 7 轉(zhuǎn)移到 Intel 18A;每一步都提供了相對(duì)于功耗的性能改進(jìn)。雖然這家科技公司目前落后于臺(tái)積電和三星，但它希望到 2025 年趕上并超越它們。

臺(tái)積電的3納米技術(shù)

臺(tái)積電將其名為 N3 的 3nm 技術(shù)描述為其現(xiàn)有 5nm 產(chǎn)品的全節(jié)點(diǎn)跨步。N3 芯片采用FinFlex技術(shù)，允許工程師在一個(gè)塊內(nèi)混合和匹配不同種類的標(biāo)準(zhǔn)單元，以優(yōu)化性能、功耗和面積 (PPA)。