工程師筆記--ESD靜電放電分析整改方法

ESD應(yīng)該是EMC中最常見(jiàn)也是遇到問(wèn)題最多的測(cè)試項(xiàng)，許多硬件工程師遇到試驗(yàn)Fail時(shí)，無(wú)從下手，今天就來(lái)談?wù)凟SD分析與整改的理論基礎(chǔ)，不涉及實(shí)際案例應(yīng)用。

根據(jù)靜電放電電流波形可知，其電流具有較寬的頻率范圍。如此高頻率電流通過(guò)參考地平面時(shí)，理想情況下參考地平面阻抗處處相等，地電平抬升或者降落對(duì)系統(tǒng)信號(hào)以及電源無(wú)明顯影響。但是由于參考地電位受靜電電流沖擊產(chǎn)生的現(xiàn)象，即所謂的〝?shù)貜棬暚F(xiàn)象。

容性耦合

容性耦合是指電磁騷擾源通過(guò)電路或系統(tǒng)之間的電場(chǎng)并以耦合電容作用于敏感對(duì)象的電磁耦合方式。

靜電放電產(chǎn)生容性耦合的機(jī)理是：靜電電流流過(guò)阻抗變化的參考地平面時(shí)，會(huì)在參考地平面上產(chǎn)生變化電壓。平行于靜電電流泄放路徑參考地平面的導(dǎo)線(xiàn)，會(huì)因?yàn)槿菪择詈袭a(chǎn)生騷擾電壓，當(dāng)騷擾電壓幅值超過(guò)芯片容錯(cuò)電壓時(shí)則會(huì)引起芯片誤動(dòng)作，嚴(yán)重情況下會(huì)導(dǎo)致芯片內(nèi)部半導(dǎo)體器件過(guò)壓擊穿而徹底損壞。

感性耦合

感性耦合是指電磁騷擾源通過(guò)電路或系統(tǒng)之間的磁場(chǎng)并以耦合電感形式作用于敏感對(duì)象的電磁耦合方式。

靜電放電產(chǎn)生感性耦合的機(jī)理是：靜電放電變化電流流過(guò)參考地平面時(shí)，當(dāng)遇到阻抗較低的信號(hào)布線(xiàn)（互感耦合到信號(hào)線(xiàn)上面，此時(shí)電壓突變），會(huì)沿著阻抗較低的信號(hào)布線(xiàn)流進(jìn)芯片，在芯片內(nèi)部產(chǎn)生騷擾電壓或者以電流形式?jīng)_擊芯片，嚴(yán)重時(shí)會(huì)造成芯片內(nèi)部半導(dǎo)體器件因過(guò)流燒毀。

靜電電流會(huì)選擇阻抗最低的路徑返回到源端。ESD整改簡(jiǎn)單來(lái)說(shuō)就是找出靜電電流泄放路徑中的敏感信號(hào)，并對(duì)其進(jìn)行ESD防護(hù)，提高其抗靜電能力。如果產(chǎn)品已經(jīng)DV/PV，無(wú)法改變PCBA，則想辦法設(shè)計(jì)一條阻抗最低路徑，使電流返回源端。

靜電放電測(cè)試失效過(guò)程中，肯定會(huì)伴隨著各種各樣的現(xiàn)象，根據(jù)靜電放電的Fail現(xiàn)象結(jié)合具體的電路，快速定位Fail器件。

排除法屬于破壞性試驗(yàn)，針對(duì)靜電放電過(guò)程中出現(xiàn)的異?，F(xiàn)象，使用靜電槍直接對(duì)DUT敏感IC進(jìn)行接觸放電，找出與靜電放電過(guò)程中出現(xiàn)的異?，F(xiàn)象，增加ESD保護(hù)。