使用超低電壓 MOSFET 陣列進行設計，第四部分EPAD MOSFET 隔離和（二極管）鉗位介紹

許多電路需要將其輸入和輸入阻抗與輸出阻抗隔離，以便輸出負載不會干擾輸入信號。這有時可以通過使用晶體管緩沖器或運算放大器緩沖器來實現，每種緩沖器都存在許多設計權衡。例如，使用 ALD110800 零閾值 MOSFET，可以提供這種隔離，同時提供偏置到與輸入電平范圍相同的電壓電平的電路輸出。這是零閾值 MOSFET 的基本能力。輸入和輸出電平也可以偏置在固定電壓附近，例如 0.0V。

在沒有 ALD110800 的情況下，設計輸入和輸出電平處于相同電平的應用程序會很麻煩，并且需要許多組件和支持電路。在單位增益模式下使用運算放大器可以完成這項工作，但也可能帶來許多與使用運算放大器相關的缺點。當其中一些缺點成為嚴重限制時，設計人員必須考慮使用更簡單的分立 MOSFET 電路，例如 EPAD MOSFET。

另一種基本電路是二極管鉗位功能。對于此類應用，可以考慮使用 ALD110902 或 ALD110900 EPAD MOSFET，它們分別在 +0.20V 或 0.00V 時開始傳導電流。由于這些 EPAD MOSFET 具有類似于二極管導通特性的高漏極電流與漏極電壓特性，因此可以通過連接漏極和柵極端子輕松構建具有嚴格控制工作特性的二極管鉗位電路，如圖 4 所示。

EPAD MOSFET 逆變器和緩沖器

一個基本的 EPAD MOSFET 逆變器由一個電阻器或一個 MOSFET 負載和一個作為逆變器的 EPAD MOSFET 組成。通過選擇具有不同 Vgs(th) 的器件，可以創(chuàng)建在超低電壓水平、超低功率水平或兩者兼有的情況下運行的逆變器。具有各種 Vgs(th) 的電壓和功率電平的可能組合有無數種，選擇取決于電路的任務。

在圖 5A 中有幾個示例來說明一些可能性。在第一個示例中，基本逆變器由僅為 200 mV 的 V+ 供電，I+(max) = 0.24 uA，假設占空比信號為 50%，平均功率約為 25 nW(納瓦)。此基本反相器的另一個示例將 Vgs(th) 更改為 0.4V，將負載電阻更改為 44MEG Ohm，使用相同的 200 mV 電源，產生 2.3 nA 的平均電流和 0.45 nW 的功率。

使用基本反相器作為緩沖器可在輸入和輸出之間提供高度隔離。逆變器的輸入偏置電流指定為典型值 5 pA 和最大值 30 pA。輸入電壓可以偏置在對輸入源方便的電平。例如，如果輸入源是 50 mV 峰峰值信號，以地電位為中心，則使用 ALD110800 零閾值 EPAD MOSFET 可能有助于消除輸入電平移位級以及此類中間級可能增加的相關噪聲和失真信號。在第二個示例中，輸入是調制信號，耗盡型 EPAD MOSFET 用于幫助將輸出偏置到所需的電壓電平和輸出阻抗。

基本緩沖器中的輸出電平可以設計為產生適當的輸出電壓范圍，部分方法是使用適當的負載電阻器并選擇 EPAD MOSFET 系列的特定成員。通過設計，輸出電壓可以偏置并轉換為任何電壓輸出電平和輸出擺幅范圍。

通過在線性區(qū)域偏置 EPAD MOSFET 晶體管，基本反相器還可以用作粗反相放大器。使用 ALD110802 (Vgs(th) = 0.2V) 或 ALD110800 (Vgs(th) = 0.0V) 等低閾值器件更容易實現這種反相放大器功能。作為建議偏置方案的示例，可以選擇輸出負載電阻器，以便在 Vin = 0.0V 時輸出電壓標稱值為 V+/2。這種類型的反相放大器可以產生 5 倍到 12 倍的增益。

使用 EPAD MOSFET 的簡單電壓源可以通過連接為源極跟隨器的 EPAD MOSFET 來實現，其中輸出電流由漏源電流提供(圖 5B)。該電路類似于使用雙極晶體管的經典射極跟隨器。在這種情況下，由于 MOSFET 的極高輸入阻抗，輸入(源)電壓及其源阻抗與輸出電壓和輸出電流完全隔離。阻抗轉換后的 Vout 和 Iout 僅取決于 EPAD MOSFET 的輸入電壓和輸出阻抗。

EPAD MOSFET 邏輯門

通過擴展到基本反相器，可以使用 EPAD MOSFET 輕松實現簡單的邏輯門，例如 NAND 和 NOR 門。雖然數字邏輯電路實現不是 EPAD MOSFET 系列的主要應用重點，但在某些情況下，在 0.4V 或更低電源下運行的非常規(guī)邏輯功能可能很有用。

在圖 6 和圖 7 中，EPAD MOSFET 系列器件配置為實現邏輯功能。單個 EPAD MOSFET 四陣列可用于實現以復合配置連接的 NOR 和 NAND 門。圖 6 說明了一個雙輸入 NOR 門，圖 7 說明了一個雙輸入 NAND 門。

點擊放大

點擊放大

設計 EPAD MOSFET 邏輯的一個關鍵考慮因素是確定將為邏輯電路供電的可用 V+ 電源。當 V+ 電源電壓降至 400 mV 以下時，EPAD MOSFET 實際上可能始終處于相同的“關斷狀態(tài)”。它們偏向于亞閾值區(qū)域，無論是邏輯上的“1”狀態(tài)還是“0”狀態(tài)。

例如，考慮 200mV 電源和閾值為 0.20V (ALD110802) 的 EPAD MOSFET 的情況。在輸出“1”狀態(tài)下，輸出接近 0.2V，EPAD MOSFET 工作在亞閾值區(qū)域的低端，漏極電流約為 19nA。在輸出“0”狀態(tài)下，EPAD MOSFET 工作在亞閾值區(qū)的高端，漏極電壓接近 0.0V，漏極電流約為 230nA。當連接多個 EPAD MOSFET 以構建邏輯門時，“0”狀態(tài)電流和電壓水平以及“1”狀態(tài)電流水平必須滿足所需的輸出電壓和工作溫度范圍標準。

任何電路配置中的漏極電流都取決于實際電路拓撲結構。這種邏輯門的工作頻率取決于工作電壓和“1”邏輯狀態(tài)與“0”邏輯狀態(tài)之間的電流切換量。

當電源電壓降低到 0.2V 以下時，邏輯開關的可用電壓和電流裕度相應降低，并且可以使用這種邏輯門的環(huán)境變得更加有限和關鍵。例如，在 0.1V 電源下，“1”和“0”狀態(tài)之間的電壓噪聲容限在第一反相器級之后下降到大約 50mV。然而，再經過幾個反相器級后，該電壓噪聲容限逐漸下降至約 20 mV。

設計邏輯功能時要考慮的因素有：

* 閾值電壓和器件輸出容差

* 電源電壓容差

* 定義為“1”和“0”電平可接受的輸出電壓電平范圍

* 工作溫度范圍

* 邏輯級數和所需的噪聲容限