FPGA采用了邏輯單元陣列LCA這樣一個概念，內部包括可配置邏輯模塊CLB、輸入輸出模塊IOB和內部連線三個部分。為增進大家對FPGA的認識，本文將對FPGA的核心優(yōu)點以及FPGA的應用予以介紹。如果你對FPGA具有興趣，不妨繼續(xù)往下閱讀哦。
一、FPGA的核心優(yōu)點
FPGA的核心優(yōu)點：可編程靈活性高、開發(fā)周期短、并行計算可編程靈活性高。與ASIC的全定制電路不同，FPGA屬于半定制電路。理論上，如果FPGA提供的門電路規(guī)模足夠大，通過編程可以實現任意ASIC和DSP的邏輯功能。另外，編程可以反復，不像ASIC設計后固化不能修改。所以，FPGA的靈活性也較高。實際應用中，FPGA的現場可重復編程性使開發(fā)人員能夠用軟件升級包通過在片上運行程序來修改芯片，而不是替換和設計芯片(設計和)時間成本巨大)，甚至FPGA可通過因特網進行遠程升級。
開發(fā)周期短。ASIC制造流程包括邏輯實現、布線處理和流片等多個步驟，而FPGA無需布線、掩模和定制流片等，芯片開發(fā)流程簡化。傳統(tǒng)的ASIC和SoC設計周期平均是14個月到24個月，用FPGA進行開發(fā)時間可以平均降低55%。全球FPGA第一大廠商Xilinx認為，更快比更便宜重要，產品晚上市六個月5年內將少33%的利潤，每晚四周等于損失14%的市場份額。
并行計算效率高。FPGA屬于并行計算，一次可執(zhí)行多個指令的算法，而傳統(tǒng)的ASIC、DSP甚至CPU都是串行計算，一次只能處理一個指令集，如果ASIC和CPU需要提速，更多的方法是增加頻率，所以ASIC、CPU的主頻一般較高。FPGA雖然普遍主頻較低，但對部分特殊的任務，大量相對低速并行的單元比起少量高效單元而言效率更高。另外，從某種角度上說，FPGA內部其實并沒有所謂的“計算”，最終結果幾乎是類似于ASIC“電路直給”，因此執(zhí)行效率就大幅提高。
二、FPGA應用之取代數字信號處理器(DSP)
FPGA另一個新應用是取代DSP，由于FPGA適合規(guī)劃成可同時大量平行運算組態(tài)，如此可加速數字信號運算。
所謂的「取代」，其實牽涉到價格效能比(Price Performance Rate，中國內地方面稱為：性價比，性能價格比)問題，相同的數字信號運算工作可以用FPGA運算，也可以用DSP運算，重點在于芯片成本，一般而言FPGA的芯片價格貴過DSP，但FPGA同時間可平行執(zhí)行的數字信號運算量比DSP大，當數字信號運算的需求量夠大時，FPGA在價格效能比上就會超越DSP。
若更具體說明，一顆高效能的DSP約要30至200美元，而一顆高階的FPGA則約200美元，高效能的DSP同時間可以處理4個信道的數字信號，而高階的FPGA則可因應20至40個信道以上的信號運算，如此簡單將信道數與價格相除，可明顯看出在同時多組運算時FPGA的成本低于DSP。
當然，先決條件是應用需求上需要同時間的多組運算，并非所有的應用都需要大量的數字信號運算，不過無線基地臺方面確實有此種需求，但無線基地臺前端的用戶裝置則沒有這類的需求，事實上現在確實有諸多的無線基地臺，已從過去完全只用DSP方式來進行信號收發(fā)解析處理，改成部份使用DSP、部份使用FPGA。
但是這也并非絕對，原因有二，一是FPGA仍在積極降價中，未來的價格性能比會持續(xù)提升，目前只有大量的數字信號運算是屬于FPGA較合算，但日后也會逐漸往中階、初階發(fā)展，接下來可能小規(guī)模性的基地臺(如Pico Cell、Femto Cell等)也會使用。
另一是前端用戶的數字信號運算量也在增加，特別是MIMO技術已經進入到末端用戶產品上(如IEEE 802.11n標準)，同時2個、3個天線的收發(fā)將使數字信號的運算量增加，加上愈來愈多無線技術是使用OFDM調變，而OFDM的調變?yōu)楦叨绕叫谢倪\算，使用FPGA將可獲得不錯的效益。
雖然許多人看好FPGA取代DSP的后續(xù)發(fā)展，但是FPGA也并非全然無威脅，目前許多芯片業(yè)者正積極發(fā)展多核心處理器，例如Tilera公司的Tile64處理器擁有64個執(zhí)行核心，一樣可以提供大量平行的運算，而不需要使用FPGA或DSP。
以上就是小編這次想要和大家分享的有關FPGA的內容，希望大家對本次分享的內容已經具有一定的了解。如果您想要看不同類別的文章，可以在網頁頂部選擇相應的頻道哦。
下載文檔
