FPGA設(shè)計與DSP有何不同?FPGA設(shè)計規(guī)劃了解嗎?

FPGA設(shè)計不是簡單的芯片研究，主要是利用 FPGA 的模式進行其他行業(yè)產(chǎn)品的設(shè)計。 為增進大家對FPGA的認(rèn)識，本文將對FPGA設(shè)計與DSP的不同以及FPGA的設(shè)計規(guī)劃予以介紹。如果你對FPGA或是對本文內(nèi)容具有興趣，不妨和小編一起來繼續(xù)往下閱讀哦。

一、FPGA設(shè)計與DSP有何不同

FPGA側(cè)重于設(shè)計具有某個功能的硬件電路，內(nèi)部資源是VersaTiles(Actel FPGA)之類的微小單元，F(xiàn)PGA的內(nèi)部單元初始在編程前都是使用的是HDL語言實現(xiàn)硬件電路的設(shè)計描述。FPGA內(nèi)部的連線資源將這些功能模塊的內(nèi)部和模塊之間的信號連接起來，構(gòu)成較大的模塊。

FPGA可以內(nèi)部實現(xiàn)ALU，加法器，乘法器，累加器，F(xiàn)IFO，SRAM，DDR controller，F(xiàn)FT，HDLC，DMA，PWM等等數(shù)字電路，也就說我們要用其實現(xiàn)一個特定的或是通用的硬件功能一個或是多個模塊，這些模塊的各個細(xì)節(jié)都要要用HDL來描述設(shè)計實現(xiàn)。

目前的FPGA都可以直接內(nèi)嵌諸如ARM7，CoretexM1，Core8051等微處理器，用于FPGA的軟核的，也有的FPGA廠商將一些硬件模塊直接做到FPGA中，這些是FPGA內(nèi)部的硬核。傳統(tǒng)的FPGA都是實現(xiàn)純數(shù)字電路的，業(yè)界只有Actel的FPGA實現(xiàn)了數(shù)?；旌系腜SC單芯片技術(shù)，真正的提升和擴大了FPGA的應(yīng)用功能和領(lǐng)域。

DSP主要是算法處理，內(nèi)部資源主要是乘法器，加法器之類的資源，有SPI接口，UART接口，接受一定的指令集，內(nèi)部的資源基本上都是現(xiàn)成的，需要客戶的需要而重新配置，方便于客戶的使用，但是相對來講其功能是有局限性的，所以主要用于某些特定的領(lǐng)域。DSP也有內(nèi)嵌的鎖相環(huán)，計數(shù)器，Baud rate發(fā)生器，有的DSP也有ADC模擬接口。

二、FPGA設(shè)計規(guī)劃

這個階段的目標(biāo)是適當(dāng)?shù)匕旬?dāng)前的系統(tǒng)級需求、FPGA級需求和架構(gòu)體現(xiàn)到開發(fā)規(guī)劃中。在通過前面介紹的規(guī)劃階段之后，現(xiàn)在開發(fā)團隊一般會面臨兩種情況。

第一種情況是系統(tǒng)與FPGA架構(gòu)以及需求理解良好，描述詳盡，最終，F(xiàn)PGA設(shè)計開發(fā)階段(即HDL編碼)和測試開發(fā)階段(仿真、測試臺)基本無需修改設(shè)計需求，順利執(zhí)行。

第二種情況是系統(tǒng)架構(gòu)和FPGA需求仍然處在變動中。這樣的設(shè)計會在設(shè)計開發(fā)周期和測試開發(fā)階段面臨眾多變數(shù)和修改。

雖然人人都想得到第一種情況的結(jié)果，但往往卻不能成功，最終落入第二種情況的境地。很明顯，這種情況更加難于管理。

設(shè)計規(guī)劃的總體目標(biāo)應(yīng)是在開發(fā)周期的這個階段實現(xiàn)第一種情況。在第一種情況中，F(xiàn)PGA的開發(fā)簡單直觀，只需為實現(xiàn)和測試設(shè)計特性安排進度計劃。

在第二種情況中，最重要的管理工作是確保落實充分理解的流程，以便評估和決定應(yīng)該進行哪些修改以及每種修改為總體開發(fā)進度計劃帶來的影響如何。這里可以運用多種項目管理理念和技巧。最重要的一點是完成上述修改評估和影響評估。

就專門的FPGA規(guī)劃和開發(fā)而言，F(xiàn)PGA的優(yōu)勢之一在于能夠多次修訂硬件平臺和多次把硬件平臺下載到原型PCB上。設(shè)計團隊?wèi)?yīng)充分發(fā)揮這一功能的優(yōu)勢。因此建議的開發(fā)規(guī)劃是逐漸把特性添加到能夠工作的設(shè)計中。其思路是從能夠?qū)崿F(xiàn)主要通信接口的基本設(shè)計出發(fā)，無需實現(xiàn)全部需求就能工作。

這樣做能夠帶來雙重好處。首先可以確保隨時有一個可工作的設(shè)計，您可用來調(diào)試PCB和更大型系統(tǒng)。其次，調(diào)試實際的FPGA設(shè)計會簡單得多，因為可以檢查新添加的特性，確保新添加的特性不會干擾或中斷當(dāng)前可工作的設(shè)計。

與FPGA設(shè)計開發(fā)同步，同樣重要的是為實現(xiàn)的FPGA設(shè)計準(zhǔn)備良好的仿真環(huán)境規(guī)劃。投資開發(fā)穩(wěn)健可靠的仿真環(huán)境，就可以復(fù)制現(xiàn)實數(shù)據(jù)流，在仿真中重現(xiàn)出錯條件，迅速隔離和判斷根本原因，從而不僅能減少設(shè)計缺陷，還能顯著縮短實驗室調(diào)試時間。

開發(fā)穩(wěn)健可靠的測試仿真環(huán)境和開發(fā)FPGA本身一樣復(fù)雜，需要視同開發(fā)FPGA一樣規(guī)劃和考量。

以上就是小編這次想要和大家分享的有關(guān)的FPGA的內(nèi)容，希望大家對本次分享的內(nèi)容已經(jīng)具有一定的了解。如果您想要看不同類別的文章，可以在網(wǎng)頁頂部選擇相應(yīng)的頻道哦。