什么是DDR SDRAM內(nèi)存？它與SDRAM有何區(qū)別？

DDR SDRAM(Dual date rate SDRSM)又簡稱DDR，翻譯成中文就是“雙倍速率SDRAM”的意思。DDR SDRAM也可以說是目前廣泛應(yīng)用的 SDRAM的升級換代版本，在它的催生下，2000年下半年的內(nèi)存止跌不穩(wěn)已經(jīng)徹底摧毀了SDRAM多年營造起來的價格市場。從技術(shù)上分析，DDR SDRAM最重要的改變是在界面數(shù)據(jù)傳輸上，其在時鐘信號上升緣與下降緣時各傳輸一次數(shù)據(jù)，這使得DDR的數(shù)據(jù)傳輸速率為傳統(tǒng)SDRAM的兩倍，由于僅多采用了下降緣信號，因此并不會造成能耗增加。至于定址與控制信號則與傳統(tǒng)SDRAM相同，僅在時鐘上升緣傳輸。另一個明顯的改變是增加了一個雙向的數(shù)據(jù)控制接腳(Data Strobe，DQS)。當系統(tǒng)中某個控制器發(fā)出一個寫入命令時，一個DQS信號便會由內(nèi)存控制器送出至內(nèi)存。

此外，傳統(tǒng)SDRAM的DQS接腳則用來在寫入數(shù)據(jù)時(單向：內(nèi)存控制器?DRAM)做數(shù)據(jù)遮罩(Data Mask)用。由于數(shù)據(jù)、數(shù)據(jù)控制信號(DQS)與DM同步傳輸，不會有某個數(shù)據(jù)傳輸較快，而另外的數(shù)據(jù)傳輸較慢的skew(時間差)以及Flight Time(控制信號從內(nèi)存控制器出發(fā)，到數(shù)據(jù)傳回內(nèi)存控制器的時間)不相同的問題。此外，DDR的設(shè)計可讓內(nèi)存控制器每一組DQ/DQS/DM與DIMM 上的顆粒相接時，維持相同的負載，減少對主板的影響。在內(nèi)存內(nèi)部架構(gòu)上，傳統(tǒng)SDRAM屬于×8組態(tài)(organization)，表示內(nèi)存核心中的 I/O寄存器有8位數(shù)據(jù)I/O，不過對于×8組態(tài)的DDR SDRAM而言，內(nèi)存核心中的I/O寄存器卻是16位的，一次可傳輸16位數(shù)據(jù)，在時鐘信號上升緣時輸出8位數(shù)據(jù)，在下降緣再輸出8位數(shù)據(jù)。此外，為了保持較高的數(shù)據(jù)傳輸率，電氣信號必須要求能較快改變，因此，DDR改為支持電壓為2.5V的SSTL2信號標準。

DDR 內(nèi)存從型號上看分為兩種，一種叫做 PC 1600，每秒鐘可傳輸 1.6GB 的數(shù)據(jù)，正好是目前100兆赫 SDRAM 內(nèi)存的兩倍;另一種叫做 PC 2600，峰值數(shù)據(jù)傳輸率可達每秒2.6GB。與價格昂貴的Rambus 相比，DDR有如下幾個優(yōu)勢：一是由于它是在 SDRAM 內(nèi)存技術(shù)的基礎(chǔ)上開發(fā)的，因此不僅與目前的個人電腦體系架構(gòu)有著很好的兼容性，而且開發(fā)生產(chǎn)成本低廉。二是DDR較少存在許可協(xié)議的問題。內(nèi)存廠商要生產(chǎn) Rambus 內(nèi)存條，必須向 Rambus 公司繳納一筆不菲的費用，以獲得生產(chǎn)許可證，這無疑影響到廠家的利潤。而DDR內(nèi)存的規(guī)格是免費提供的。三是各大廠商的支持。2001年，包括IBM等在內(nèi)的諸多IT巨頭都宣布將支持 DDR 內(nèi)存，特別是IBM 還專門設(shè)計了兩組芯片組，既支持 DDR 內(nèi)存，也能大幅提高系統(tǒng)總線的速度。而AMD 公司即將全面上市的760芯片組(支持單處理器電腦)和770芯片組(支持雙處理器電腦)將全面支持200兆赫和266兆赫系統(tǒng)總線，也是為了滿足 DDR 內(nèi)存技術(shù)標準而設(shè)計的。

可能解釋的不全面，你到網(wǎng)上去找能找到很多這方面的?，F(xiàn)在主流的DDR，一般是DDR333、DDR400以及DDRII533。SD基本上屬于被淘汰的產(chǎn)品，速度DDR比SD快了很多，而且價格也不錯?，F(xiàn)在的主板一般都只支持DDR了

DDR SDRAM是DDR和DDRⅡ的全稱,也就是說DDR \DDRⅡ都是DDR SDRAM.

為了知識的連貫性，今天學習下DDR SDRAM;

DDR指雙倍速率(Double Data Rate),DDR SDRAM與SDRAM的基本結(jié)構(gòu)是相似的，最根本的區(qū)別在于DDR SDRAM支持在一個時鐘周期內(nèi)傳輸兩次數(shù)據(jù)，即DDR SDRAM采用2倍預(yù)取架構(gòu)，使芯片內(nèi)核工作速率僅為外部數(shù)據(jù)傳輸率的一半;SDRAM采用1倍預(yù)取架構(gòu)，芯片內(nèi)部工作速率與外部數(shù)據(jù)傳輸速率相同

例如：在DDR SDRAM和SDRAM的外部數(shù)據(jù)傳輸率都為400MHz的情況下，對于DDR SDRAM，其內(nèi)核工作速率僅需要200MHz，而對于SDRAM，其內(nèi)核工作速率需要400MHz

在硬件電路設(shè)計上，DDR SDRAM與SDRAM的不同點，可總結(jié)如下：

區(qū)別一：時鐘信號

SDRAM的時鐘信號CLK為單端信號，而DDR SDRAM則采用差分對時鐘信號CK/CK#

區(qū)別二：信號電平

SDRAM采用LVTTL電平，接口信號為單端信號，而DDR SDRAM采用SSTL-2電平，接口信號本質(zhì)上屬于差分對;

區(qū)別三：電源

兩種存儲器的電源引腳都分為VDD和VDDQ，一般這兩種引腳均采用同一電源供電，但SDRAM的電源為3.3V，而DDR SDRAM的電源為2.5V

區(qū)別四：電源種類

SDRAM僅需3.3V一種電源，而DDR SDRAM需三種電源：給VDD和VDDQ供電的2.5V，給Vref供電的1.25V，以及給SSTL-2終結(jié)電路供電的VTT電源1.25V;

區(qū)別五：時序測試

對地址信號、控制信號，SDRANM和DDR SDRAM的時序測試方法相同，對數(shù)據(jù)信號，SDRAM為單邊沿采樣，DDR SDRAM為雙邊沿采樣，且時序參考信號為DQS而不是時鐘信號;

之前看有位朋友總結(jié)的它們接口的不同，那我就總結(jié)一下全面的異同吧，希望可以幫到大家!SDRAM在嵌入式乃至整個PC行業(yè)的地位毋庸置疑，雖然它比SRAM操作復(fù)雜，從某種程度上說又有著隨機地址存取時性能下降的缺陷(甚至于DDR/DDR2又有著不支持單一地址訪問的限制，分別至少2/4個地址同時訪問)。但是，速度是王道，容量也是它的優(yōu)勢，這些特點是其它任何易失存儲器無法媲美的，也是它存在的唯一理由(不好意思，說得有點絕對了~-~)。

SDRAM從SDR到DDR再到DDR2一路走來，又都產(chǎn)生了什么樣的變化，又都在哪些方面進行了改進，帶來了速度性能的進一步提升呢?帶著這個疑問搜索了一些資料，也分別找來SDR/DDR/DDR2芯片的datasheet細細比對，也許用這篇文比較也無法完全說明白他們的迥異，但是至少特權(quán)同學希望通過這篇文章能夠讓大家對他們之間的區(qū)別有一個大概的認識，尤其一樣對SDR SDRAM有過深入了解的網(wǎng)友，相信通過比較，對今后快速上手DDR/DDR2的操作就如抬腿再上一個臺階一樣輕便。

DDR SDRAM的結(jié)構(gòu)框圖，這重點要來說為何DDR SDRAM雖然操作的時鐘頻率和SDR SDRAM一樣，卻能夠在數(shù)據(jù)吞吐量上達到后者的兩倍。也許你會不以為然，沒錯，DDR就是double data rata，不就是在SDR時鐘單沿讀寫的基礎(chǔ)上變成了DDR的時鐘雙沿讀寫嘛，速度這不就一下翻番了。很對，但是再往深入去，你思考過嗎?難道DDR內(nèi)部尋址時數(shù)據(jù)也是雙沿讀寫么?非也DDR SDRAM外部的數(shù)據(jù)總線接口位寬，一般是8位或者16位。而它左邊那個紅圈里“X16/X32”則表示內(nèi)部2-bit prefetch和實際存儲單元間的位寬。那么從這里可以發(fā)現(xiàn)，實際上，DDR內(nèi)部有著和SDR類似的結(jié)構(gòu)，只不過在接口的output buffer與實際存儲單元間多了一個2-bit prefetch。而這個2-bit prefetch與output buffer之間是X8/X16傳輸，但是它與存儲單元之間卻是X16/X32傳輸。你可以這樣設(shè)想，在每次時鐘的上升沿，2-bit prefetch存儲著外部接口兩次讀寫(即兩個地址)的數(shù)據(jù)，而output buffer卻是每個時鐘的上升沿和下降沿都會讀取一次數(shù)據(jù)(對應(yīng)一個地址)。

理解了DDR的數(shù)據(jù)吞吐量提升的實質(zhì)原因，在回頭看看SDR的結(jié)構(gòu)。如下面說接口的差異，左側(cè)的DDR接口，右側(cè)的SDR接口一般SDR接口有時鐘信號CLK、控制信號CKE/CSn/RASn/CASn/WEn/DQM、地址總線AB(包括Block地址)、數(shù)據(jù)總線DB。而一比對DDR，在SDR的基礎(chǔ)上多了什么?CKn(暫且認為CK對應(yīng)前面的CLK，但實際使用中還是有所不同的)和DQS。

SDR的數(shù)據(jù)、地址乃至控制信號的鎖存都有賴于唯一的時鐘信號CLK，而DDR的數(shù)據(jù)總線DB的鎖存時鐘則是DQS，地址和控制信號的鎖存時鐘為CK/CKn，CK/CKn是一對差分輸入的時鐘信號。DQS鎖存數(shù)據(jù)作為SDRAM的寫入時鐘時，由外部器件產(chǎn)生，并且和數(shù)據(jù)是中央對齊的;而作為SDRAM的讀時鐘時，是由SDRAM產(chǎn)生，并且和數(shù)據(jù)是沿對齊的。

再比較它們的電氣特性，只說一點，SDR是3.3V器件，DDR是2.5V器件。

比較完DDR和SDR，再來說DDR2。找了幾份DDR2的datasheet，都沒有看到它的功能框圖，但是從一些資料的描述中說道DDR2不同于DDR主要在于從2-bit prefetch提升到4-bit prefetch。那么從前面圖1的敘述中我們不難推斷從DDR到DDR2的性能再獲提升的原因，和SDR到DDR有著異曲同工之妙。DDR2的讀寫方式和DDR基本一致，都是采用時鐘雙沿進行讀寫，DDR2的讀寫時序如圖5所示。另外，也許SDRAM的時鐘CLK可以差不多，但是DDR2的DQS速度可以達到DDR的兩倍，這也就是它們的DQ/DQS操作時序一樣的情況下，數(shù)據(jù)吞吐量卻倍增的原因。

比對DDR與DDR2的接口，其實DDR2就多了一個DQSn，即DQS/DQSn為一對差分數(shù)據(jù)時鐘，用差分時鐘還是單獨信號作為時鐘是可以通過初始化寄存器時進行設(shè)置的。

最后還是比較電氣特性，DDR2已經(jīng)降到了1.8V，若要最大限度的提升速度，降低電壓勢在必行。

除了上面一些的比較，還有封裝也是有講究的，SDR/DDR還是以TSSOP為主，到DDR2就不得不全部改頭換面升級為FBGA了，這其中不僅有體積的考慮，更多的是速度的需要和散熱的要求。