如何通過(guò)SAR ADC實(shí)現(xiàn)電路的設(shè)計(jì)？

SAR ADC是一個(gè)非常常見(jiàn)的拓?fù)浣Y(jié)構(gòu)，這是一種在速度、分辨率和功率之間提供了很好平衡的折衷方案。SAR ADC的一個(gè)關(guān)鍵優(yōu)勢(shì)是幾乎沒(méi)有延遲。因此在很多應(yīng)用領(lǐng)域都能看到使用SAR ADC。

本文將介紹SAR ADC的原理，以及SAR ADC驅(qū)動(dòng)電路設(shè)計(jì)需要注意的一些要點(diǎn)。

SAR ADC原理

SAR ADC(Successive Approximation Register)，即逐次逼近型ADC。 如下圖，SAR ADC主要分成四個(gè)部分: 采樣保持電路、模擬比較器、SAR逐次逼近寄存器和DAC數(shù)字模擬轉(zhuǎn)換器。

圖1：SAR ADC的典型拓?fù)浣Y(jié)構(gòu)

SAR ADC的工作過(guò)程主要有兩個(gè)階段：采樣階段和轉(zhuǎn)化階段。

采樣階段：

在采樣階段，開(kāi)關(guān)S2斷開(kāi)，開(kāi)關(guān)S1閉合，這時(shí)對(duì)ADC采樣電容C充電。

圖2：SAR ADC的采樣階段

轉(zhuǎn)化階段：

在轉(zhuǎn)化階段，開(kāi)關(guān)S1斷開(kāi)，S2閉合。

圖3：轉(zhuǎn)化階段

下圖是一個(gè)6-bit ADC轉(zhuǎn)換過(guò)程：

采樣電容上的電壓與內(nèi)部DAC通過(guò)比較器上的電壓，從高位到低位，逐級(jí)比較。

逐次逼近寄存器在每個(gè)時(shí)鐘周期向內(nèi)部DAC提供額外的代碼。

如果采樣電容上的模擬電壓高于內(nèi)部DAC電壓，記為1

如果采樣電容上的模擬電壓高于內(nèi)部DAC電壓，記為0

圖4：6-bit ADC的轉(zhuǎn)換過(guò)程 所以，轉(zhuǎn)換時(shí)間是轉(zhuǎn)換取決于時(shí)鐘頻率和ADC分辨率。上圖示例中，轉(zhuǎn)化需要6個(gè)時(shí)鐘周期得到結(jié)果。結(jié)束轉(zhuǎn)化之后，大多數(shù)ADC會(huì)返回采樣階段。

SAR ADC驅(qū)動(dòng)電路設(shè)計(jì)

為什么需要驅(qū)動(dòng)電路?

一般情況下，SAR ADC輸入結(jié)構(gòu)為開(kāi)關(guān)電容采樣電路。而電容的充放電需要足夠的電流來(lái)支持。同時(shí)由于電容的存在，加上開(kāi)關(guān)本身的一些片內(nèi)寄生電容，會(huì)將一些電荷反向注入電源，稱為電荷注入反沖，從而引起振蕩。

圖5：開(kāi)關(guān)電容采樣電路, 電荷注入反沖(圖片來(lái)源：ADI)

如上圖：開(kāi)關(guān)閉合的時(shí)候，采樣;開(kāi)關(guān)打開(kāi)的時(shí)候，轉(zhuǎn)化。每當(dāng)開(kāi)關(guān)閉合的時(shí)候，電容本身存在的電荷反向注入傳感器，從而引起振蕩。我們需要額外的穩(wěn)定時(shí)間來(lái)排除這部分干擾。 為了給SAR ADC供電以及減少電荷反沖的影響。一般我們會(huì)在傳感器和SAR ADC之間，添加ADC驅(qū)動(dòng)電路(放大器)和開(kāi)關(guān)采樣電容充電RC電路。

SAR ADC驅(qū)動(dòng)電路設(shè)計(jì)(圖片來(lái)源：ADI)

開(kāi)關(guān)采樣電容充電RC電路

RC起到的作用是減少電荷反沖的影響以及限制寬帶噪聲。這項(xiàng)要求又對(duì)放大器選擇和性能構(gòu)成了進(jìn)一步的限制。 為了選擇合適的RC阻值和容值，我們至少要確保以下兩點(diǎn)： 第一，確保所選ADC驅(qū)動(dòng)器和RC電路能切實(shí)驅(qū)動(dòng)ADC。也就是說(shuō)RC電路的電阻阻值不能過(guò)于大。是否能夠足夠驅(qū)動(dòng)ADC，由ADC需要的輸入電流大小決定，也就是ADC輸入電阻大小決定。

第二，確保采樣電容上的電壓盡量接近輸入電壓。在轉(zhuǎn)化階段之前，確保采樣電容上的電壓盡量接近輸入電壓，且穩(wěn)定到所需的分辨率。

如下圖，在SAR ADC采樣階段，S1關(guān)閉，輸入電壓Vin通過(guò)電阻R對(duì)采樣電容C充電。采樣電容上的電壓和輸入電壓之間的電壓差應(yīng)小于LSB(最低有效位)的一半。

1 SAR ADC的結(jié)構(gòu)和工作原理

傳統(tǒng)SAR ADC 的結(jié)構(gòu)主要包括5 個(gè)部分，分別是：采樣保持電路、模擬比較器、D/A 轉(zhuǎn)換器、逐次逼近寄存器和邏輯控制單元。在很多實(shí)際電路中，采樣保持與D/A 轉(zhuǎn)換器合二為一。

SAR ADC 通過(guò)比較器對(duì)D/A 轉(zhuǎn)換器產(chǎn)生的參考電壓和采樣所得的模擬輸入電壓進(jìn)行比較，由逐次逼近寄存器逐次地決定每一位數(shù)字碼，直到完成最低有效位(least significant bit，LSB)的轉(zhuǎn)換。SAR ADC采用二進(jìn)制搜索算法來(lái)決定模數(shù)轉(zhuǎn)化過(guò)程中的數(shù)字碼值，N 位的SAR ADC需要進(jìn)行N 步的轉(zhuǎn)化。

在SAR ADC 中，數(shù)字模塊消耗的功耗較小，整個(gè)SAR ADC的功耗主要集中在3 個(gè)方面。

(1)對(duì)采樣保持電容的充放電。

(2)對(duì)D/A轉(zhuǎn)換器中二進(jìn)制加權(quán)電容的充放電。

(3)模數(shù)轉(zhuǎn)換過(guò)程中比較器所消耗的功耗。

有關(guān)降低SAR ADC 功耗的文獻(xiàn)通常針對(duì)以上3個(gè)方面來(lái)提出電路結(jié)構(gòu)的改進(jìn)方案，如在數(shù)模轉(zhuǎn)換器中采用特殊結(jié)構(gòu)的電容陣列以及采用功耗較低的動(dòng)態(tài)比較器等。

為了降低ADC 的整體功耗，筆者設(shè)計(jì)的D/A 轉(zhuǎn)換器采用了電荷分配型的結(jié)構(gòu)。與其他同類型ADC的最大區(qū)別在于用溫度計(jì)碼的開(kāi)關(guān)邏輯結(jié)構(gòu)代替了常用的二進(jìn)制碼開(kāi)關(guān)來(lái)控制D/A 轉(zhuǎn)換器，從而合理優(yōu)化了電容陣列的開(kāi)關(guān)邏輯結(jié)構(gòu)，減小了開(kāi)關(guān)的動(dòng)作頻率，既提高了D/A 轉(zhuǎn)換器的分辨率和線性度，同時(shí)又降低了整個(gè)系統(tǒng)的功耗。

2 基于開(kāi)關(guān)邏輯結(jié)構(gòu)的D/A轉(zhuǎn)換器

2.1 D/A轉(zhuǎn)換器的基本原理

傳統(tǒng)型電荷分配型D/A 轉(zhuǎn)換器通常由一個(gè)二進(jìn)制加權(quán)電容陣列、一個(gè)與LSB 等值的電容和開(kāi)關(guān)陣列組成，其轉(zhuǎn)換過(guò)程可以分為3 個(gè)階段。

(1)采樣階段：此時(shí)，所有電容的上極板接地，下極板接輸入電壓，這樣，上極板存儲(chǔ)了與輸入電壓成正比的電荷，這些電荷在D/A 轉(zhuǎn)換器的轉(zhuǎn)換過(guò)程中保持不變。

(2)保持階段：此階段，二進(jìn)制加權(quán)電容的上極板接地開(kāi)關(guān)斷開(kāi)，下極板接地，引起電容陣列上極板的參考電壓的變化。

(3)再分配階段：此時(shí)，逐次逼近寄存器的最高位被置為1，即最大的電容2N-1C 的下極板連接到基準(zhǔn)電壓Vref，在下一個(gè)時(shí)鐘周期來(lái)臨時(shí)，最大的電容的下極板的連接狀態(tài)是由比較器的比較結(jié)果決定的。同時(shí)次大的電容的下極板連接到基準(zhǔn)電壓Vref.這個(gè)過(guò)程將會(huì)進(jìn)行N 次，在每一個(gè)時(shí)鐘周期內(nèi)比較器的比較結(jié)果決定了原先被試探的電容的下極板接地或是接基準(zhǔn)電壓Vref，同時(shí)將比試探電容小一半的那個(gè)電容設(shè)為試探電容，直到整個(gè)轉(zhuǎn)換過(guò)程完成，即最小電容的下極板狀態(tài)被決定。

2.2 D/A轉(zhuǎn)換器的低功耗設(shè)計(jì)

所設(shè)計(jì)的開(kāi)關(guān)邏輯結(jié)構(gòu)的D/A 轉(zhuǎn)換器如圖1 所示，其與傳統(tǒng)型D/A 的區(qū)別是將二進(jìn)制加權(quán)電容陣列進(jìn)行了分拆并加入了碼制轉(zhuǎn)換電路。碼制轉(zhuǎn)換電路將邏輯控制單元控制的寄存器的輸出二進(jìn)制碼轉(zhuǎn)化成為溫度計(jì)碼，以溫度計(jì)碼來(lái)控制整個(gè)二進(jìn)制加權(quán)電容陣列，以降低開(kāi)關(guān)動(dòng)作頻率。

以3 位D/A 轉(zhuǎn)換器為例來(lái)簡(jiǎn)要說(shuō)明。圖2(a)為三位的二進(jìn)制碼到溫度計(jì)碼的編碼轉(zhuǎn)換圖;圖2(b)為二進(jìn)制碼對(duì)應(yīng)單位開(kāi)關(guān)輸入碼圖。由圖2 可知，一旦比較器的輸出為0，即在模數(shù)轉(zhuǎn)換過(guò)程中出現(xiàn)輸入信號(hào)比D/A 轉(zhuǎn)換器所產(chǎn)生的參考電壓小的情況，采用溫度計(jì)碼的開(kāi)關(guān)邏輯結(jié)構(gòu)對(duì)減小開(kāi)關(guān)動(dòng)作頻率是有利的。將二進(jìn)制碼轉(zhuǎn)換為溫度計(jì)碼只需通過(guò)一個(gè)簡(jiǎn)單的編碼轉(zhuǎn)換電路就可以實(shí)現(xiàn)。

2.3 D/A轉(zhuǎn)換器的功耗分析

對(duì)于電容陣列中的電容，只有當(dāng)其下極板連接到Vref 時(shí)，因充電產(chǎn)生功耗。設(shè)電容陣列的建立時(shí)間為T，則電容從Vref獲得的能量為：

由于電容兩端的電壓不能突變，故QC(0+)= QC(0-)，且 iref(t) = -dQC/ dt ，故：

所以，可以計(jì)算每一次開(kāi)關(guān)動(dòng)作時(shí)D/A 的功耗。為了減少計(jì)算量，仍以3 位D/A 轉(zhuǎn)換器為例，對(duì)兩種D/A 轉(zhuǎn)換器的功耗進(jìn)行比較，如圖3 所示，箭頭旁邊的數(shù)字為每一次開(kāi)關(guān)動(dòng)作時(shí)消耗的能量。圖3顯示當(dāng)比較器比較的結(jié)果為0 時(shí)，采用的結(jié)構(gòu)所消耗的功耗小于傳統(tǒng)的結(jié)構(gòu)。顯然，所設(shè)計(jì)的D/A 轉(zhuǎn)換器的平均功耗遠(yuǎn)小于傳統(tǒng)的D/A 轉(zhuǎn)換器。隨著ADC 位數(shù)的增加，這種平均功耗的降低效應(yīng)將會(huì)更加顯著。10 位SAR ADC和傳統(tǒng)結(jié)構(gòu)的SAR ADC功耗對(duì)比如表1 所示，數(shù)據(jù)表明改進(jìn)的SAR ADC 相對(duì)于傳統(tǒng)結(jié)構(gòu)下降了21.5%。

SAR ADC的驅(qū)動(dòng)電路設(shè)計(jì)存在多個(gè)難點(diǎn)，處理不當(dāng)將導(dǎo)致ADC輸出碼值跳動(dòng)范圍巨大。上周接觸到的一個(gè)案例就是這樣，與工程師檢視完原理圖，發(fā)現(xiàn)工程師是一款儀表放大器直接驅(qū)動(dòng)16bit 1.5M SAR ADC，并且模擬電路由DCDC直接供電。查閱相應(yīng)數(shù)據(jù)手冊(cè)，開(kāi)玩笑道“SAR ADC驅(qū)動(dòng)的三個(gè)坑全占了”，其中兩個(gè)問(wèn)題此前已經(jīng)討論，1)開(kāi)關(guān)電源紋波影響;2)驅(qū)動(dòng)放大器的建立時(shí)間不足。而第三點(diǎn)是SAR ADC輸入端缺少RC電路它的 作用并不是濾波 !!!本篇將詳細(xì)討論驅(qū)動(dòng)RC的用途與設(shè)計(jì)方法，同時(shí)提供便捷化設(shè)計(jì)工具，并結(jié)合LTspice進(jìn)行仿真。

1 SAR ADC模型與驅(qū)動(dòng)原理

SAR型ADC輸入端電路如圖4.26(a)，在采集階段SAR型ADC的開(kāi)關(guān)SW+,SW-連接到地(GND)，獨(dú)立電容開(kāi)關(guān)矩陣連接到輸入端,捕捉INx+與INx-輸入端模擬信號(hào)。采集完成進(jìn)入轉(zhuǎn)換階段時(shí)，開(kāi)關(guān)SW+、SW-斷開(kāi)，獨(dú)立電容開(kāi)關(guān)矩陣連接到地輸入，INx+與INx-輸入間差分電壓施加到比較器輸入端，導(dǎo)致比較器不平衡，按照二級(jí)制加權(quán)電壓變化實(shí)現(xiàn)數(shù)字轉(zhuǎn)化。

圖4.26SAR型ADC輸入電路及模型

簡(jiǎn)化的SAR型ADC模型如圖4.26(b)，當(dāng)開(kāi)關(guān)S1閉合S2斷開(kāi)，輸入信號(hào)Vin向電容CADC充電，電容電壓VADC到達(dá)輸入信號(hào)Vin電壓時(shí)采樣結(jié)束，進(jìn)入轉(zhuǎn)換階段。