eda技術(shù)的發(fā)展歷程如何？有什么特別經(jīng)歷？

EDA(Electronic Design Automation)技術(shù)，即電子設(shè)計(jì)自動(dòng)化，是電子設(shè)計(jì)與制造技術(shù)發(fā)展中的核心，用于支持從電路設(shè)計(jì)到布局和布線的整個(gè)過程。EDA技術(shù)的發(fā)展歷程可以追溯到20世紀(jì)70年代，當(dāng)時(shí)由于集成電路的規(guī)模較小，設(shè)計(jì)師可以通過手工操作完成電路圖的輸入、布局和布線。然而，隨著集成電路規(guī)模的逐步擴(kuò)大和電子系統(tǒng)日趨復(fù)雜，手工設(shè)計(jì)的效率低下，錯(cuò)誤率也較高，這時(shí)候EDA技術(shù)應(yīng)運(yùn)而生。

EDA技術(shù)的發(fā)展可以分為幾個(gè)階段。首先是計(jì)算機(jī)輔助設(shè)計(jì)(CAD)階段，這個(gè)階段主要是為了實(shí)現(xiàn)電路圖的手動(dòng)輸入和布局布線的自動(dòng)化。然后是計(jì)算機(jī)輔助工程(CAE)階段，這個(gè)階段引入了邏輯模擬、定時(shí)分析和故障分析等功能，實(shí)現(xiàn)了功能檢測(cè)等問題。

特別值得一提的是，1980年加州理工學(xué)院教授Carver Mead和全錄帕洛阿爾托研究中心的程式設(shè)計(jì)師Lynn Conway共同發(fā)表了具有劃時(shí)代意義的論文《超大規(guī)模集成電路系統(tǒng)導(dǎo)論》，提出了通過編程語(yǔ)言來進(jìn)行芯片設(shè)計(jì)的新思想，從而啟發(fā)了VHDL和Verilog等工具的誕生。這些工具的使用使得芯片設(shè)計(jì)師的工作變得更加簡(jiǎn)單，是EDA商業(yè)化中的重要推動(dòng)力。現(xiàn)在，EDA技術(shù)已經(jīng)廣泛應(yīng)用于電子、通信、化工、航空航天、生物等各個(gè)領(lǐng)域，很大程度上減輕了相關(guān)從業(yè)者的工作強(qiáng)度。

EDA技術(shù)的發(fā)展歷程可以分為以下幾個(gè)階段：

起步階段：20世紀(jì)70年代，由于當(dāng)時(shí)芯片的復(fù)雜度低，芯片設(shè)計(jì)人員可以通過手工操作完成電路圖的輸入、布局和布線。這一時(shí)期內(nèi)，Applicon、CALMA和ComputerVision等公司主導(dǎo)著CAD/CAM市場(chǎng)。

發(fā)展階段：20世紀(jì)80年代，隨著集成電路的發(fā)展，尤其是ASIC(商用專用集成電路)的出現(xiàn)，讓設(shè)計(jì)團(tuán)隊(duì)可以接觸到以前為大型系統(tǒng)OEM預(yù)留的定制芯片。在這個(gè)階段，Daisy Systems、Mentor Graphics和Valid Logic三家公司主導(dǎo)了當(dāng)時(shí)的CAE市場(chǎng)。此時(shí)，EDA技術(shù)進(jìn)入發(fā)展和完善階段，推出了以邏輯模擬、定時(shí)分析、故障分析、自動(dòng)布局和布線為核心的EDA工具，重點(diǎn)解決功能檢測(cè)等問題。

成熟階段：到了20世紀(jì)90年代初，隨著技術(shù)的進(jìn)一步發(fā)展，高級(jí)語(yǔ)言描述開始應(yīng)用，ESDA(電子系統(tǒng)設(shè)計(jì)自動(dòng)化)當(dāng)?shù)溃㈤_啟了行業(yè)并購(gòu)。這個(gè)階段，Synopsys(新思科技)、Cadence(官方譯名楷登電子)和Mentor(現(xiàn)為Siemens EDA)成為了新三巨頭。至今，EDA技術(shù)仍在不斷發(fā)展和完善，以適應(yīng)不斷變化的集成電路和電子系統(tǒng)設(shè)計(jì)需求。

EDA 產(chǎn)品線介紹：

EDA 產(chǎn)品線繁多，根據(jù) EDA 工具的應(yīng)用場(chǎng)景不同，可以將 EDA 工具分為數(shù)字設(shè)計(jì)類、模擬設(shè)計(jì)類、晶圓制造類、封裝類、系統(tǒng)類等五大類，其中系統(tǒng)類又可以細(xì)分為 PCB、平板顯示設(shè)計(jì)工具、系統(tǒng)仿真及原型驗(yàn)證和 CPLD/FPGA設(shè)計(jì)工具等。

數(shù)字設(shè)計(jì)類工具主要是面向數(shù)字芯片設(shè)計(jì)的工具，一系列流程化點(diǎn)工具的集合，包括功能和指標(biāo)定義、架構(gòu)設(shè)計(jì)、RTL 編輯、功能仿真、邏輯綜合、靜態(tài)時(shí)序仿真(Static Timing Analysis，STA)、形式驗(yàn)證等工具。

模擬設(shè)計(jì)類工具主要面向模擬芯片的設(shè)計(jì)工具，包括版圖設(shè)計(jì)與編輯、電路仿真、版圖驗(yàn)證、庫(kù)特征提取、射頻設(shè)計(jì)解決方案等產(chǎn)品線。

晶圓制造類工具主要是面向晶圓廠/代工廠的設(shè)計(jì)工具，該類工具主要是協(xié)助晶圓廠開發(fā)工藝，實(shí)現(xiàn)器件建模和仿真等功能，生成 PDK 的重要工具，而PDK 是作為晶圓廠和設(shè)計(jì)廠商的重要橋梁的作用，可見 EDA工具和工藝綁定緊密，隨著摩爾定律的推進(jìn)需不斷升級(jí)迭代。晶圓制造類工具包括器件建模、工藝和器件仿真(TCAD)、PDK 開發(fā)與驗(yàn)證、計(jì)算光刻、掩膜版校準(zhǔn)、掩膜版合成和良率分析等。

封裝類工具主要是面向芯片封裝環(huán)節(jié)的設(shè)計(jì)、仿真、驗(yàn)證工具，包括封裝設(shè)計(jì)、封裝仿真以及 SI/PI(信號(hào)完整性/電源完整性)分析。隨著芯片先進(jìn)封裝技術(shù)發(fā)展以及摩爾定律往前推進(jìn)，封裝形式走向高密度、高集成及微小化，因此對(duì)于封裝的要求和難度有較大提高，目前高性能產(chǎn)品需要先進(jìn)的集成電路封裝，如將多芯片的異質(zhì)集成封裝方式、基于硅片的高密度先進(jìn)封裝(HDAP)、FOWLP、2.5/3DIC、SiP 和 CoWoS 等。