74ls160和74ls161區(qū)別
掃描二維碼
隨時(shí)隨地手機(jī)看文章
·用于快速計(jì)數(shù)的內(nèi)部超前進(jìn)位
·用于n 位級聯(lián)的進(jìn)位輸出
·同步可編程序
·有置數(shù)控制線
·二極管箝位輸入
·直接清零
·同步計(jì)數(shù)
74ls160是十進(jìn)制計(jì)數(shù)器,也就是說它只能記十個(gè)數(shù)從0000-1001(0-9)到9之后再來時(shí)鐘就回到0,首先是clk,這是時(shí)鐘。之后是rco,這是輸出,MR是復(fù)位低電頻有效(圖上接線前面花圈的都是低電平有效)load是置數(shù)信號,當(dāng)他為低電平時(shí),在始終作用下讀入D0到D3。為了使161正常工作ENP和ENT接1另外D0到D3是置數(shù)端Q0到Q3是輸出端。
74ls160和74ls161區(qū)別
這種同步可預(yù)置十進(jìn)計(jì)數(shù)器是由四個(gè)D型觸發(fā)器和若干個(gè)門電路構(gòu)成,內(nèi)部有超前進(jìn)位,具有計(jì)數(shù)、置數(shù)、禁止、直接(異步)清零等功能。對所有觸發(fā)器同時(shí)加上時(shí)鐘,使得當(dāng)計(jì)數(shù)使能輸入和內(nèi)部門發(fā)出指令時(shí)輸出變化彼此協(xié)調(diào)一致而實(shí)現(xiàn)同步工作。這種工作方式消除了非同步(脈沖時(shí)鐘)計(jì)數(shù)器中常有的輸出計(jì)數(shù)尖峰。緩沖時(shí)鐘輸入將在時(shí)鐘輸入上升沿觸發(fā)四個(gè)觸發(fā)器。
這種計(jì)數(shù)器是可全編程的,即輸出可預(yù)置到任何電平。當(dāng)預(yù)置是同步時(shí),在置數(shù)輸入上將建立一低電平,禁止計(jì)數(shù),并在下一個(gè)時(shí)鐘之后不管使能輸入是何電平,輸出都與建立數(shù)據(jù)一致。清除是異步的(直接清零),不管時(shí)鐘輸入、置數(shù)輸入、使能輸入為何電平,清除輸入端的低電平把所有四個(gè)觸發(fā)器的輸出直接置為低電平。
超前進(jìn)位電路無須另加門,即可級聯(lián)出n位同步應(yīng)用的計(jì)數(shù)器。它是借助于兩個(gè)計(jì)數(shù)使能輸入和一個(gè)動態(tài)進(jìn)位輸出來實(shí)現(xiàn)的。兩個(gè)計(jì)數(shù)使能輸入(ENP和ENT)計(jì)數(shù)時(shí)必須是高電平,且輸入ENT必須正反饋,以便使能動態(tài)進(jìn)位輸出。因而被使能的動態(tài)進(jìn)位輸出將產(chǎn)生一個(gè)高電平輸出脈沖,其寬度近似等于QA輸出高電平。此高電平溢出進(jìn)位脈沖可用來使能其后的各個(gè)串聯(lián)級。使能ENP和ENT輸入的跳變不受時(shí)鐘輸入的影響。
電路有全獨(dú)立的時(shí)鐘電路。改變工作模式的控制輸入(使能ENP、ENT或清零)縱使發(fā)生變化,直到時(shí)鐘發(fā)生為止,都沒有什么影響。計(jì)數(shù)器的功能(不管使能、不使能、置數(shù)或計(jì)數(shù))完全由穩(wěn)態(tài)建立時(shí)間和保持時(shí)間所要求的條件來決定。
74ls160和74ls161區(qū)別
74ls160邏輯圖
74LS161是4位二進(jìn)制同步計(jì)數(shù)器,該計(jì)數(shù)器能同步并行預(yù)置數(shù)據(jù),具有清零置數(shù),計(jì)數(shù)和保持功能,具有進(jìn)位輸出端,可以串接計(jì)數(shù)器使用。
74ls160和74ls161區(qū)別
74LS161的引腳排列和邏輯功能如圖1所示。各引出端的邏輯功能如下。1腳為清零端/RD,低電平有效。2腳為時(shí)鐘脈沖輸入端CP,上升沿有效(CP↑)。3~6腳為數(shù)據(jù)輸入端A0~A3,可預(yù)置任意四位二進(jìn)制數(shù)。7腳和10腳分別為計(jì)數(shù)控制端EP和ET,當(dāng)其中有一腳為低電平時(shí)計(jì)數(shù)器保持狀態(tài)不變,當(dāng)均為高電平時(shí)為計(jì)數(shù)狀態(tài)。9腳為同步并行置數(shù)控制端/LD,低電平有效。11~14腳為數(shù)據(jù)輸出端QQ30~。15腳為進(jìn)位輸出端RCO,高電平有效。74LS161可編程度數(shù)器的真值表如下。
表 74LS161可編程度數(shù)器的真值表
74ls160和74ls161區(qū)別
74ls161為四位二進(jìn)制,74ls160 為2-10進(jìn)制;且都為同步可預(yù)置計(jì)數(shù)器。
74ls161 是4位二進(jìn)制同步計(jì)數(shù)器(直接清除),74ls160 是4位十進(jìn)制同步計(jì)數(shù)器(直接清除)。
74LS160是一種常用的4位同步計(jì)數(shù)器芯片,具有計(jì)數(shù)、存儲和清零等功能,在數(shù)字電路設(shè)計(jì)和應(yīng)用中廣泛使用。它是TTL技術(shù)的一種代表,能夠在低功耗、高速度和低噪聲的情況下完成多種邏輯操作。以下是74LS160的引腳圖及功能表。
引腳圖
從上圖中可以看出,74LS160由16個(gè)引腳組成,其中1~9為輸入端(A、B、C、D、MR、CP、CEP、CET、GND),11~14為輸出端(Q0~Q3),15為時(shí)鐘輸出端(TC), 16為正極電源VCC。以下是各引腳的功能:
A、B、C、D:輸入端,設(shè)置計(jì)數(shù)初值;
MR:異步清零輸入端,當(dāng)該端為低電平時(shí),計(jì)數(shù)器清零;
CP:時(shí)鐘輸入端,使計(jì)數(shù)器順次計(jì)數(shù);
CEP、CET:并行加載輸入端,使計(jì)數(shù)器并行加載數(shù)據(jù);
Q0~Q3:輸出端,分別對應(yīng)4位二進(jìn)制計(jì)數(shù)碼;
TC:時(shí)鐘輸出端,可用于級聯(lián)計(jì)數(shù)器的控制信號;
GND:負(fù)極電源。
其中,CP表示時(shí)鐘輸入端,MR表示清零輸入端,CET和CEP為并行加載輸入端,Qn表示輸出端的當(dāng)前狀態(tài),Dn表示并行加載的數(shù)據(jù)值。
74LS160和74LS161的區(qū)別
74LS160和74LS161是兩種常用的計(jì)數(shù)器芯片,在外觀和引腳上基本相同。它們的主要區(qū)別在于功能不同,74LS161可實(shí)現(xiàn)異步清零,而74LS160僅能通過同步方式實(shí)現(xiàn)清零。
另外,74LS160與74LS161的計(jì)數(shù)范圍也有所不同,74LS160為0~15,74LS161為0~255。因此,在具體應(yīng)用中需要根據(jù)需求進(jìn)行選擇和使用。
總之,了解74LS160的引腳圖及功能表,能夠更好地實(shí)現(xiàn)對該芯片的應(yīng)用和開發(fā)。同時(shí),在使用過程中需要注意安全和正確使用方法,以保證電路的正常工作和可靠性。
這里簡單介紹一下:?0D0~?3D3是芯片的數(shù)據(jù)預(yù)置輸入端,你可以通過對?0D0~?3D3進(jìn)行高低電平設(shè)計(jì)來設(shè)置芯片的輸出初始值。這個(gè)芯片的輸出是直接通過8421法進(jìn)行十進(jìn)制輸出的,比如 0 1 0 1 從左到右依次對應(yīng)8 4 2 1 那我們把它們加起來,十進(jìn)制對應(yīng)的數(shù)就是1+0+4+0=5,再比如0 1 0 0那對應(yīng)8 4 2 1 加起來的十進(jìn)制數(shù)就是等于0 + 0 +4 +0=4。這里的?0D0~?3D3的順序限定死的,?0D0代表二進(jìn)制的最低位,也就是8 4 2 1 中的 1位置,依次推下去,?3D3就對應(yīng)二進(jìn)制的最高位,也就是 8 4 2 1 的8的位置
?0Q0~?3Q3代表了數(shù)據(jù)的輸出端,?0Q0~?3Q3的下標(biāo)0~3依次與D中的下標(biāo)對應(yīng),即?0對應(yīng)?0,.......?3對應(yīng)?3D0對應(yīng)Q0,.......D3對應(yīng)Q3。所以Q系列的引腳作用是用于接入到數(shù)碼管中用于數(shù)字的顯示。
ET (Toggle Enable)和EP(Preset Enable)是芯片的使能端,就是對應(yīng)圖中的T和P,當(dāng)EP和ET一起被置為高電平時(shí),芯片將允許計(jì)數(shù)器在時(shí)鐘脈沖到達(dá)時(shí)對內(nèi)部計(jì)數(shù)值進(jìn)行增量更新。它通常與ET一起控制計(jì)數(shù)器是否可以進(jìn)行計(jì)數(shù)操作。
CP全稱"Clock Pulse",其作用在于:當(dāng)輸入的脈沖發(fā)生 上升沿(從低電平跳變到高電平),且當(dāng)計(jì)數(shù)器的其他使能條件,如使能輸入(如EP和ET)和清除輸入引腳? ̄?RD,都處于適當(dāng)狀態(tài)時(shí),CP信號的每次上升沿都會使計(jì)數(shù)器的內(nèi)容增加1(以二進(jìn)制方式計(jì)數(shù))??偠灾褪亲鳛橐粋€(gè)脈沖輸入的信號
? ̄?RD是異步清零端,當(dāng)它處于低電平的時(shí)候,計(jì)數(shù)器的輸出將重置到初始值狀態(tài)
?? ̄LD全稱load,是同步加載端,當(dāng)其處于低電平的時(shí)候,下一次的脈沖上升沿的時(shí)候,計(jì)數(shù)器的Q端輸出端將強(qiáng)制輸出為D端對應(yīng)的預(yù)置數(shù)據(jù)。
C 全稱"Carry Out",其實(shí)就是進(jìn)位的輸出信號,當(dāng)在達(dá)到計(jì)數(shù)器的最大值后發(fā)出一個(gè)電信號
預(yù)置法設(shè)計(jì)五進(jìn)制計(jì)數(shù)器
我們說過預(yù)置法的意思就是說我預(yù)先設(shè)定好一個(gè)初始值,當(dāng)我的數(shù)到了要進(jìn)位的時(shí)候呢,直接強(qiáng)制輸入那個(gè)初始值作為下一個(gè)數(shù)進(jìn)行輸出。簡化一下這句話:我們需要一個(gè)設(shè)置初始值、進(jìn)位檢測的裝置,外加一個(gè)強(qiáng)制寫入初始值到計(jì)數(shù)器的裝置。
所以我們只要有個(gè)設(shè)置初始值、進(jìn)位檢測、強(qiáng)制寫入初始值到計(jì)數(shù)器的裝置就完成了我們的計(jì)數(shù)器設(shè)計(jì)
設(shè)置初始值
根據(jù)我們上文提到的74LS161芯片圖我們的引腳的定義說明,我們可以知道預(yù)置初始值這個(gè)功能我們的D端引腳就能做到。要注意D端引腳8421編碼,且?0D0對應(yīng)最低位,也就是8421編碼中1的位置,依次類推,?3D3對應(yīng)8421的8的位置。 接下來我舉個(gè)例子:比如我們要預(yù)設(shè)十進(jìn)制4,4利用8421法我們可以知道其編碼為0100,那我們只要?2D2給高電平,其他D引腳低電平即可。
進(jìn)位檢測
要設(shè)計(jì)的一個(gè)進(jìn)位檢測,那我們就要問問自己什么時(shí)候需要進(jìn)位????本題是五進(jìn)制,五進(jìn)制的規(guī)律是逢五進(jìn)一,且剛好?? ̄LD端引腳的功能就是當(dāng)其處于低電平的時(shí)候,下一次的脈沖上升沿將會強(qiáng)制D端的預(yù)設(shè)值寫入Q端的輸出值,根據(jù)這一特性我們想當(dāng)Q輸出十進(jìn)制4的時(shí)候,這個(gè)4有什么特點(diǎn)就可以了,4的二進(jìn)制是0100,可以發(fā)現(xiàn)其它三位都是0,且我們數(shù)字是不會超過5的,也就是說0111、0101、0110等這些情況根本就不會存在,也就是說對于4來著它的二進(jìn)制0100從左往右數(shù)第二位(?2Q2),也就是說當(dāng)?2Q2為1的時(shí)候我們就可以告訴?? ̄LD:你該準(zhǔn)備準(zhǔn)備進(jìn)位了!!。但是接收到低電平信號才會運(yùn)行,那我們就直接給接個(gè)非門不就完事了。