基于FPGA和DSP，如何設(shè)計(jì)一款接收機(jī)？

基于國(guó)產(chǎn)FPGA+DSP的接收機(jī)設(shè)計(jì)將是下述內(nèi)容的主要介紹內(nèi)容，通過(guò)這篇文章，小編希望大家可以對(duì)接收機(jī)的設(shè)計(jì)的相關(guān)情況以及信息有所認(rèn)識(shí)和了解，詳細(xì)內(nèi)容如下。

一、FPGA+DSP工作原理及特點(diǎn)介紹

FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個(gè)概念，內(nèi)部包括可配置邏輯模塊CLB（Configurable Logic Block）、輸入輸出模塊IOB（Input Output Block）和內(nèi)部連線（Interconnect）三個(gè)部分。 現(xiàn)場(chǎng)可編程門陣列（FPGA）是可編程器件，與傳統(tǒng)邏輯電路和門陣列（如PAL，GAL及CPLD器件）相比，F(xiàn)PGA具有不同的結(jié)構(gòu)。FPGA利用小型查找表（16×1RAM）來(lái)實(shí)現(xiàn)組合邏輯，每個(gè)查找表連接到一個(gè)D觸發(fā)器的輸入端，觸發(fā)器再來(lái)驅(qū)動(dòng)其他邏輯電路或驅(qū)動(dòng)I/O，由此構(gòu)成了既可實(shí)現(xiàn)組合邏輯功能又可實(shí)現(xiàn)時(shí)序邏輯功能的基本邏輯單元模塊，這些模塊間利用金屬連線互相連接或連接到I/O模塊。FPGA的邏輯是通過(guò)向內(nèi)部靜態(tài)存儲(chǔ)單元加載編程數(shù)據(jù)來(lái)實(shí)現(xiàn)的，存儲(chǔ)在存儲(chǔ)器單元中的值決定了邏輯單元的邏輯功能以及各模塊之間或模塊與I/O間的聯(lián)接方式，并最終決定了FPGA所能實(shí)現(xiàn)的功能，F(xiàn)PGA允許無(wú)限次的編程。

DSP芯片，也稱數(shù)字信號(hào)處理器，是一種具有特殊結(jié)構(gòu)的微處理器。DSP芯片的內(nèi)部采用程序和數(shù)據(jù)分開的哈佛結(jié)構(gòu)，具有專門的硬件乘法器，廣泛采用流水線操作，提供特殊的DSP 指令，可以用來(lái)快速地實(shí)現(xiàn)各種數(shù)字信號(hào)處理算法。根據(jù)數(shù)字信號(hào)處理的要求，DSP芯片一般具有如下的一些主要特點(diǎn)

（1） 在一個(gè)指令周期內(nèi)可完成一次乘法和一次加法。

（2） 程序和數(shù)據(jù)空間分開，可以同時(shí)訪問(wèn)指令和數(shù)據(jù)。

（3） 片內(nèi)具有快速RAM，通?？赏ㄟ^(guò)獨(dú)立的數(shù)據(jù)總線在兩塊中同時(shí)訪問(wèn)。

（4） 具有低開銷或無(wú)開銷循環(huán)及跳轉(zhuǎn)的硬件支持。

（5） 快速的中斷處理和硬件I/O支持。

（6） 具有在單周期內(nèi)操作的多個(gè)硬件地址產(chǎn)生器。

（7） 可以并行執(zhí)行多個(gè)操作。

（8） 支持流水線操作，使取指、譯碼和執(zhí)行等操作可以重疊執(zhí)行。

二、基于國(guó)產(chǎn)FPGA+DSP的接收機(jī)硬件電路設(shè)計(jì)

1、AD采集前端設(shè)計(jì)

AD采集前端通過(guò)兩路中頻SMA連接器接收外部輸入的中頻信號(hào)，經(jīng)過(guò)巴倫電路轉(zhuǎn)換為差分信號(hào)，而后經(jīng)過(guò)低通放大器和派衰減電路進(jìn)入ADC芯片，完成模數(shù)轉(zhuǎn)換，通過(guò)兩組16位并口總線送入FPGA進(jìn)行處理，其電路原理框圖如下圖所示。

AD采集前端電路結(jié)構(gòu)由國(guó)產(chǎn)某型號(hào)的ADG芯片及其外圍電路組成，F(xiàn)PGA通過(guò)SPI總線完成對(duì)ADC芯片的寄存器參數(shù)配置，ADC芯片則為FPGA提供模效轉(zhuǎn)換后的雙通道32位并口數(shù)據(jù)及輸出同步采樣時(shí)鐘，并且ADC芯片與FPGA采用同源的10 MHz輸入?yún)⒖紩r(shí)鐘。2、FPGA控制器設(shè)計(jì)

FPGA控制器將從ADC接收到的雙通道32位并口數(shù)據(jù)進(jìn)行STFT外理、將外理完的教據(jù)通村XNTE總線傳給后練的DSP、可以通討DR3:進(jìn)行數(shù)據(jù)緩存，上行千米網(wǎng)口和下行千米網(wǎng)口發(fā)送和接收相關(guān)數(shù)據(jù)、對(duì)RSD進(jìn)行存儲(chǔ)的讀寫操作，并且配置接收機(jī)的其他芯片參數(shù)，其電路原理框圖如下圖所示。

3、DSP設(shè)計(jì)

DSP需要完成對(duì)兩組32位并口STFT處理后數(shù)據(jù)的參數(shù)處理，這對(duì)DSP的運(yùn)算能力和速度有較高的要求。接收機(jī)開始工作時(shí)，系統(tǒng)初始化模塊對(duì)DSP進(jìn)行初始化，DSP對(duì)接收到的數(shù)據(jù)進(jìn)行門限檢測(cè)，如果大于門限，說(shuō)明該信道中有信號(hào)存在，才會(huì)進(jìn)行后續(xù)的參數(shù)測(cè)量處理并將處理完的數(shù)據(jù)通過(guò)XINTF總線傳給FPGA: 如果小于門限，則認(rèn)為該信道無(wú)信號(hào)輸出，將該數(shù)據(jù)舍掉，DSP的門限檢測(cè)和參數(shù)處理流程如下圖所示。

4、RSSD存儲(chǔ)單元設(shè)計(jì)

傳統(tǒng)接收機(jī)并不具備存儲(chǔ)功能，這是本接收機(jī)設(shè)計(jì)的一大創(chuàng)新之處，能夠解決主機(jī)設(shè)備存儲(chǔ)容量不夠而需要擴(kuò)容的問(wèn)題,。該RSSD芯片采用的是國(guó)產(chǎn)某型號(hào)的RSSD芯片，能提供2T的數(shù)據(jù)存儲(chǔ)空間。接收機(jī)開始工作時(shí)，系統(tǒng)初始化模塊對(duì)RSSD進(jìn)行初始化，當(dāng)RSSD接收到讀寫操作指令時(shí)，進(jìn)行后續(xù)的讀寫操作，若沒有接收到讀寫機(jī)作指令，則進(jìn)入待機(jī)模式，RSSD的工作流程如下圖所示。

上述所有信息便是小編這次為大家推薦的內(nèi)容，希望大家能夠喜歡，想了解更多有關(guān)它的信息或者其它內(nèi)容，請(qǐng)關(guān)注我們網(wǎng)站哦。