設(shè)計(jì)中，如何對(duì)低頻、高頻進(jìn)行去耦操作？

本文中，小編將對(duì)設(shè)計(jì)中的去耦操作予以介紹，如果你想對(duì)去耦的詳細(xì)情況有所認(rèn)識(shí)，或者想要增進(jìn)對(duì)去耦的了解程度，不妨請(qǐng)看以下內(nèi)容哦。

一、設(shè)計(jì)中如何做到低頻和高頻的去耦

每個(gè)電源在進(jìn)入PC板時(shí)，應(yīng)通過(guò)大容量電解電容去耦至低阻抗接地層，并且電解電容緊靠電源端子。這樣可以將電源線路上的低頻噪聲降至最低。在每個(gè)獨(dú)立的模擬級(jí)，各IC封裝電源引腳需要局部?jī)H針對(duì)高頻的濾波(意思就是我們常用的104電容旁路芯片，注意不是所有情況都用100nF的。20MHz以下用100nF，頻率越高電容要越小)。

圖1

上圖顯示了此方法，圖示左側(cè)為正確實(shí)施方案，右側(cè)為錯(cuò)誤實(shí)施方案。左側(cè)示例中，典型的0.1 μF貼片陶瓷電容借助過(guò)孔直接連接到PCB背面的接地層，并通過(guò)第二個(gè)過(guò)孔連接到IC的GND引腳上。相比之下，右側(cè)的設(shè)置不太理想，給去耦電容的接地路徑增加了額外的PCB走線電感，使有效性降低。(有條件把貼片電容放在芯片背面正下方效果更好。)

圖2

所有的高速芯片(頻率大于10MHz)需要類似于圖1連接的旁路電容來(lái)實(shí)現(xiàn)好的性能。此處磁珠并非100%必要，但會(huì)增強(qiáng)高頻噪聲的隔離和去耦，通常較為有利。這里可能需要驗(yàn)證磁珠會(huì)不會(huì)在IC處理高電流時(shí)飽和。 請(qǐng)注意，對(duì)于一些磁珠，即使在飽和發(fā)生之前，一些磁珠可能已經(jīng)非線性了，所以如果需要功率級(jí)以低失真輸出進(jìn)行工作，這也應(yīng)該被檢查驗(yàn)證。

二、設(shè)計(jì)時(shí)如何計(jì)算去耦等效電路

電路中有耦合的電感線圈可以用去耦等效電路替代，其本質(zhì)還是等效的原理。若電路中多個(gè)線圈兩兩有互感，則其去耦等效電路需要逐對(duì)一一消除耦合。

例：電路如圖所示，L1、L2、L3三個(gè)線圈兩兩有互感，同名端如圖所示。試畫出其去耦等效電路。

圖3 待求電路

分析：圖3中間的T型電路是三個(gè)電感線圈，且兩兩之間有耦合，將其提出來(lái)，如圖4（a）所示。做去耦等效電路時(shí)，先消除L1和L2之間的互感，電路如圖4（b）所示。此時(shí)，不必將L1和-M12合并成L1-M12，因?yàn)長(zhǎng)1和L3 還有耦合。同理以及L2支路。

圖4（a）

圖4（b）

圖4（c）

圖4（d）

再消除L2和L3的互感，電路如圖4（c）所示，最后消除L1和L3之間互感，電路如圖4（d）所示。此時(shí)電路等效成三個(gè)無(wú)耦合的電感線圈接成T型連接，去耦等效電路如圖5所示。

圖5 圖3電路的去耦等效電路

圖5所示電路沒有耦合電感，可畫出其相量模型，按相量法計(jì)算即可。

經(jīng)由小編的介紹，不知道你對(duì)去耦是否充滿了興趣？如果你想對(duì)它有更多的了解，不妨嘗試在我們的網(wǎng)站里進(jìn)行搜索哦。