在這篇文章中，小編將對ADC中采樣開關引起的誤差的兩種因素進行詳細分析，和小編一起來閱讀以下內容吧。
一、ADC采樣
ADC在采用的時候，模擬信號在時域上是連續(xù)的，因此可以將它轉換為時間上連續(xù)的一系列數字信號。這樣就要求定義一個參數來表示新的數字信號采樣自模擬信號速率。這個速率稱為轉換器的采樣率(sampling rate)或采樣頻率(sampling frequency)。
可以采集連續(xù)變化、帶寬受限的信號(即每隔一時間測量并存儲一個信號值)，然后可以通過插值將轉換后的離散信號還原為原始信號。這一過程的精確度受量化誤差的限制。然而，僅當采樣率比信號頻率的兩倍還高的情況下才可能達到對原始信號的忠實還原，這一規(guī)律在采樣定理有所體現。
由于實際使用的模擬數字轉換器不能進行完全實時的轉換，所以對輸入信號進行一次轉換的過程中必須通過一些外加方法使之保持恒定。常用的有采樣-保持電路，在大多數的情況里，通過使用一個電容器可以存儲輸入的模擬電壓，并通過開關或門電路來閉合、斷開這個電容和輸入信號的連接。許多模擬數字轉換集成電路在內部就已經包含了這樣的采樣-保持子系統(tǒng)。
二、ADC中采樣開關引起的誤差的兩種因素分析
在ADC中，采樣開關引起的誤差主要由兩個因素導致，分別是電荷注入和導通電阻非線性。前者主要由MOS管導通時導電溝道電荷的產生和消失引起。當一個MOS管工作在三極管區(qū)時，溝道電荷的大小為：
當開關關斷的時候，溝道電荷需要消失，電荷只能流入到MOS管本身的S端或D端，對兩端的電壓造成影響。因此流入采樣電容上的電荷會產生一個offset，offset的大小取決于多個因素，如：工藝、晶體管尺寸、輸入電壓和開關時序等。最重要的是offset和輸入相關，這會在采樣時導致產生諧波。
導通電阻非線性主要由開關導通電阻與輸入信號的相關性引起。下圖為導通電阻的大小：
可以看到，無論哪種因素，當VS=VIN時，過驅動電壓VGS都是輸入電壓的函數。
下圖所示為柵壓自舉電路，該電路理論上可以擺脫VGS對輸入信號的依賴，使VGS成為一個恒定值，提升導通電阻線性度，降低諧波。
圖1 柵壓自舉電路
在CLK=0時，電容器CB被M1和M2預充電到V DD。M3和M4緊接地輸出時鐘CLK OUT，關閉M8和M10，而M5關閉M7。
當CLK=1時，M6打開M7， M7打開M8，M8和M9在CB的底板處分別得到VIN。這使得CB的上板變成V DD + VIN并由M7向CLK OUT提供這個值。實際上，這個值會被寄生電容C P衰減。該寄生電容主要是M2和M7的體寄生電容和版圖的走線寄生構成。因此，在自舉電路的有效性和電路可達到的最大采樣速度之間存有一個折中關系。
M4 的作用是在CLK=1階段降低了對M3施加的VDS和VGS，確保不會有超壓風險。M4和M3一般需要足夠大，使之不會在采樣時鐘的下降沿引入過多的抖動噪聲。而M10確保整個采樣階段M7的持續(xù)導通。
注意：圖1中的M9并不是必須的。它是一個虛擬開關，以平衡在CLKOUT看到的負載，并確保對稱性（和后級電路相關）。
以上便是小編此次帶來的全部內容，十分感謝大家的耐心閱讀，想要了解更多相關內容，或者更多精彩內容，請一定關注我們網站哦。
下載文檔
