QSPICE模擬仿真：電源電路分析

在本文中，我們將使用內(nèi)部 QSPICE 庫中的元件執(zhí)行一些電源電路分析。在簡要概述內(nèi)部庫中可用的電源元件后，將對一些基本電源電路進(jìn)行分析，并意識到在這種模擬中所使用的軟件質(zhì)量非常高。

介紹

QSPICE 在其第一個(gè)版本中就已經(jīng)包含一個(gè)功率半導(dǎo)體元件庫，并且至少在撰寫本文時(shí)，該軟件為用戶提供了一個(gè)內(nèi)部且易于使用的庫，其中包含以下電源元件類別：

· 結(jié)型場效應(yīng)晶體管 650V

· 結(jié)型場效應(yīng)晶體管 1200V

· 結(jié)型場效應(yīng)晶體管 1700V

· 碳化硅場效應(yīng)晶體管 650V

· 碳化硅場效應(yīng)晶體管 1200V

· 碳化硅場效應(yīng)晶體管 1700V

· 碳化硅肖特基。

在庫中選擇電源元件是設(shè)計(jì)工作系統(tǒng)的一個(gè)良好起點(diǎn)。這些元件可用于創(chuàng)建基本電路，例如電源、逆變器和穩(wěn)壓器。每當(dāng)需要特定元件模型時(shí)，都可以從外部文件導(dǎo)入。如果您想使用默認(rèn)庫中沒有的元件，這很有用。

SiC FET 的靜態(tài)分析

對于本文中的示例，將使用 SiC FET UF3C120400K3S，它已存在于 QSPICE 庫中。該器件采用 TO-247-3L 封裝，具有超低柵極電荷和出色的反向恢復(fù)特性，非常適合切換電感負(fù)載和任何需要標(biāo)準(zhǔn)驅(qū)動器的應(yīng)用。從其官方數(shù)據(jù)表(我們邀請用戶仔細(xì)閱讀本文檔)中，以下是其一些最有用和最重要的參數(shù)，設(shè)計(jì)人員必須了解這些參數(shù)才能實(shí)現(xiàn)連貫且無錯(cuò)誤的設(shè)計(jì)：

· 典型 RDS(on)：0.410 歐姆

· 最高工作溫度：175℃

· 最大漏源電壓 (Vds)：1,200 V

· 最大柵源電壓 (Vgs)：-25 V 至 +25 V

· 最大連續(xù)漏極電流(TC=25°C)：7.6A

· 最大功率耗散：100W。

圖 1 顯示了涉及為 20 歐姆電阻負(fù)載 (R1) 供電的測試電路。該方案由電流發(fā)生器 (I1)、用于驅(qū)動?xùn)艠O的電壓發(fā)生器 (V1) 和 M1 器件型號 UF3C120400K3S 組成。柵極始終通電;因此，F(xiàn)ET 始終導(dǎo)通。仿真通過 SPICE 指令檢查電源電流在 1 A 至 20 A 之間的電路，并保持連續(xù)性：

.直流I1 1 20 1

并通過“.plot”命令顯示相關(guān)的波形圖。

圖 1：PWM 發(fā)生器的電氣圖

圖2所示的圖表突出顯示了電路的兩個(gè)重要參數(shù)：

· SiC FET 的功耗與漏極電流的關(guān)系

· 系統(tǒng)的效率總是與漏極電流有關(guān)。

相對于位于頂部的第一張圖，UF3C120400K3S SiC FET 的功耗通過改變其漏極上流動的電流來顯示。模擬故意包含比組件本身可以承受的更高的功耗。幸運(yùn)的是，這可以在模擬中得到允許。SiC FET 的功耗計(jì)算如下：

實(shí)際上，只考慮漏極電壓和漏極電流的乘積，因?yàn)闁艠O電流無關(guān)緊要，并且是納安級的。請記住，F(xiàn)ET 允許的最大功率為 100 W，在模擬中故意超過該值，以分析過載情況下電路的行為。這可用于識別潛在的電路可靠性或安全問題。相對于下圖，電路的效率根據(jù)以下通用公式確定：

尤其是：

從效率圖(下圖紅色)可以看出，制造商認(rèn)可的整個(gè)功率范圍的平均效率約為 98%，這是一個(gè)出色的效率。但是，如果 FET 耗散的功率開始超過 100 W(相關(guān)數(shù)據(jù)表中規(guī)定的限制)，系統(tǒng)的效率就會開始急劇下降到不再最佳和危險(xiǎn)的值。在這種情況下，設(shè)備也可能被熱量損壞。

圖 2：FET 耗散功率圖(頂部)和系統(tǒng)效率圖(底部)

PWM 發(fā)生器

PWM 發(fā)生器產(chǎn)生由一系列幅度相等但寬度可變的脈沖組成的數(shù)字信號。脈沖寬度稱為占空比，它決定了等效模擬信號的強(qiáng)度。它可用于控制各種設(shè)備的功率輸出，例如電動機(jī)、LED 和燈、鎮(zhèn)流器等。通過適當(dāng)修改高電平信號 (Ton) 和低電平信號 (Toff) 的持續(xù)時(shí)間，可以輕松調(diào)整 PWM 信號的占空比。占空比越高，等效模擬信號越強(qiáng)。應(yīng)該注意的是，決定對負(fù)載的影響的不是信號的頻率，而是有效脈沖的持續(xù)時(shí)間。

因此，具有相同占空比的兩個(gè)具有不同頻率的信號會產(chǎn)生相同的效果。以下示例(其電氣圖可在圖 3 中看到)涉及為電阻負(fù)載供電的 PWM 生成系統(tǒng)的模擬。V1 發(fā)生器發(fā)出占空比為 50% 的 PWM 信號，頻率約為 30 kHz，幅度(在 ON 狀態(tài)下)為 25 V，適合驅(qū)動 SiC FET 的柵極。系統(tǒng)的電源為 96 V，負(fù)載為 20 歐姆。

圖 3：為電阻負(fù)載供電的 PWM 生成系統(tǒng)的電氣圖

因此，PWM 發(fā)生器產(chǎn)生脈沖信號，ON 狀態(tài)(時(shí)間上等同于 OFF 狀態(tài))持續(xù)時(shí)間為 16 微秒。觀察圖 4 中的信號圖，乍一看，系統(tǒng)似乎完美無缺，運(yùn)行最佳。柵極電壓(頂部)和負(fù)載電流(底部)實(shí)際上遵循清晰的趨勢，沒有明顯問題。

圖 4：負(fù)載電流圖未突出顯示電路中存在的問題

然而，需要注意的是，電子元件，尤其是開關(guān)元件，具有非理想特性，例如非零電壓降和非瞬時(shí)開關(guān)轉(zhuǎn)換。這些特性可能會限制元件的運(yùn)行，尤其是在高速或高能量水平下。查看SiC FET 的功率耗散圖并放大信號上升沿或下降沿的圖表就足以注意到第一個(gè)問題。圖 5 顯示了對應(yīng)于上升沿的圖表，顯示的軌跡如下：

· 頂部的第一個(gè)波形圖包含所有相關(guān)信號，在同一個(gè)圖表中

· 第二個(gè)波形圖包含 SiC FET 的柵極電壓

· 第三個(gè)波形圖包含負(fù)載 R1 上的電流

· 第四張波形圖包含 SiC FET 消耗的功率。

轉(zhuǎn)換時(shí)間非常短，大約為幾十納秒，但在這種情況下，F(xiàn)ET 的行為呈線性，其切換是漸進(jìn)的，而不是立即的。因此，存在一個(gè)瞬態(tài)區(qū)，其中電流和電壓同時(shí)為正，并產(chǎn)生可能致命的開關(guān)損耗。歐姆定律也證實(shí)了這一事實(shí)。如今，這種損耗是不可避免的，并且如前所述，發(fā)生在開關(guān)上升沿和下降沿期間。但是，有許多技術(shù)、硬件和軟件可以將它們降低到完全可接受的水平。開關(guān)損耗雖然持續(xù)時(shí)間極短，但會導(dǎo)致電壓、電流和功率信號的平均值出現(xiàn)問題，還會在RF級別產(chǎn)生干擾。

圖 5：器件的“關(guān)-開”和“開-關(guān)”轉(zhuǎn)換期間會發(fā)生重要的開關(guān)損耗

結(jié)論

使用 QSPICE，電力電子元件的仿真非常高效，最重要的是，它不會出現(xiàn)其他仿真器經(jīng)常出現(xiàn)的操作問題。它是一種有價(jià)值的工具，可以幫助設(shè)計(jì)人員創(chuàng)建更可靠、更安全的系統(tǒng)，而無需使用任何實(shí)際組件。這樣，可以減少開發(fā)時(shí)間和成本，同時(shí)降低項(xiàng)目失敗的風(fēng)險(xiǎn)。只需更改幾個(gè)參數(shù)，就可以使用仿真來研究過載條件或測試不同的開關(guān)操作速度。