晶振是數(shù)字電路設(shè)計(jì)中關(guān)鍵先生，通常在電路設(shè)計(jì)當(dāng)中，晶振都當(dāng)作數(shù)字電路中的心臟部分，數(shù)字電路的所有工作都離不開時(shí)鐘信號(hào)，而恰好晶振便是直接控制整個(gè)系統(tǒng)正常啟動(dòng)的那個(gè)關(guān)鍵按鈕，可以說(shuō)要是有數(shù)字電路設(shè)計(jì)的地方就可以看到晶振。
一.晶振的定義
晶振一般是指石英晶體振蕩器和石英晶體諧振器兩種，也可以直接叫晶體振蕩器。都是利用石英晶體的壓電效應(yīng)制作而成。
它的工作原理是這樣的：在晶體兩個(gè)電極上加上電場(chǎng)后，晶體會(huì)發(fā)生機(jī)械變形，相反的，若是在晶體的兩端加上機(jī)械壓力后，晶體又會(huì)產(chǎn)生電場(chǎng)。這種現(xiàn)象是可逆的，所以利用晶體的這種特性，在晶體兩端加上交變電壓，晶片就會(huì)產(chǎn)生機(jī)械振動(dòng)，同時(shí)又會(huì)產(chǎn)生交變電場(chǎng)。但是晶體產(chǎn)生的這種振動(dòng)和電場(chǎng)一般都會(huì)很小，但只要在某個(gè)特定頻率下，振幅就會(huì)明顯增大，就類似我們電路設(shè)計(jì)者常能見到的LC回路諧振同理。
二.晶振的分類
①無(wú)源晶振
無(wú)源晶振為晶體，一般是2引腳的無(wú)極性器件(部分無(wú)源晶振有無(wú)極性的固定引腳)。
無(wú)源晶振一般需借助于負(fù)載電容形成的時(shí)鐘電路才能產(chǎn)生振蕩信號(hào)(正弦波信號(hào))。
②有源晶振
有源晶振為振蕩器，通常是4個(gè)引腳。有源晶振不需要CPU的內(nèi)部振蕩器，產(chǎn)生方波信號(hào)。有源晶振供電便能產(chǎn)生一個(gè)時(shí)鐘信號(hào)。
有源晶振信號(hào)穩(wěn)定，質(zhì)量較好，而且連接方式比較簡(jiǎn)單，精度誤差比無(wú)源晶振更小，價(jià)格比無(wú)源晶振更貴。
三.晶振的等效電路
事實(shí)上，晶振的作用就像一個(gè)串聯(lián)的RLC電路。
晶振的等效電路顯示了一個(gè)串聯(lián)的RLC電路，表示晶振的機(jī)械振動(dòng)，與一個(gè)電容并聯(lián)表示與晶振的電氣連接，而晶振振蕩器便朝著串聯(lián)諧振運(yùn)行工作。
其中，R是ESR等效串聯(lián)電阻，L和C分別是等效電感和電容，Cp為寄生電容。
四.晶振的基本參數(shù)
一般晶振的基本參數(shù)有：工作溫度、精度值、匹配電容、封裝形式、核心頻率等。
晶振的核心頻率：一般晶振頻率的選擇取決于頻率元器件的要求規(guī)定，像MCU一般是一個(gè)范圍，大部分都是從4M到幾十M不等。
晶振的精度:晶振的精度普遍在±5PPM、±10PPM、±20PPM、±50PPM等，高精度的時(shí)鐘芯片一般在±5PPM之內(nèi)，一般運(yùn)用都會(huì)選擇在±20PPM左右。
晶振的匹配電容：通常通過(guò)調(diào)整匹配電容的值，可以更改晶振的核心頻率，目前在做高精度晶振時(shí)，都是用該方法來(lái)進(jìn)行調(diào)整。
五.晶振在PCB板的設(shè)計(jì)布局
作為數(shù)字電路中的心臟，晶振影響著整個(gè)系統(tǒng)的穩(wěn)定性，系統(tǒng)晶振的選擇，決定了數(shù)字電路的成敗。
由于晶振內(nèi)部存在石英晶體，受到外部撞擊等情況造成晶體斷裂，很容易造成晶振不起振，所以通常在電路設(shè)計(jì)時(shí)，要考慮晶振的可靠安裝，其位置盡量不要靠近板邊、設(shè)備外殼等地方。PCB對(duì)晶振布局時(shí)通常注意以下幾點(diǎn)：
①晶振不能距離板邊太近、晶振的外殼必須接地，否則易導(dǎo)致晶振輻射雜訊。
在板卡設(shè)計(jì)時(shí)尤其需要注意這點(diǎn)。外殼接地可以避免晶振向外輻射，同時(shí)可以屏蔽外來(lái)信號(hào)對(duì)晶振的干擾。如果一定要布置在PCB邊緣，可以在晶振印制線邊上再布一根GND線，同時(shí)在包地線上間隔一段距離就打過(guò)孔，將晶振包圍起來(lái)。
②晶振下方不能布信號(hào)線，否則易導(dǎo)致信號(hào)線耦合晶振諧波雜訊。
保證完全鋪地，同時(shí)在晶振的300mil范圍內(nèi)不要布線，這樣可以防止晶振干擾其他布線、元器件和層的性能。
③若濾波器件放在晶振下方，且濾波電容與匹配電阻未按照信號(hào)流向排布，會(huì)使濾波器的濾波效果變差。
耦合電容應(yīng)盡量靠近晶振的電源引腳，按電源流入方向，依容值從大到小順序擺放。
④時(shí)鐘信號(hào)的走線應(yīng)盡量簡(jiǎn)短，線寬大一些，在布線長(zhǎng)度和遠(yuǎn)離發(fā)熱源上尋找平衡。
以下圖布局為例，晶振的布局方式會(huì)相對(duì)更優(yōu)：
①晶振的濾波電容與匹配電路靠近MCU芯片位置，遠(yuǎn)離板邊。
②晶振的濾波電容與匹配電阻按照信號(hào)流向排布，靠近晶振擺放整齊緊湊。
③晶振靠近芯片處擺放，到芯片的走線盡量短而直。
在電路系統(tǒng)中，高速時(shí)鐘信號(hào)線優(yōu)先級(jí)最高。時(shí)鐘線是一個(gè)敏感信號(hào)，頻率越高，要求走線盡量簡(jiǎn)短，以保證信號(hào)的失真度達(dá)到最小。
因?yàn)楝F(xiàn)在很多電路中，系統(tǒng)晶振時(shí)鐘頻率很高，所以干擾諧波出來(lái)的能量也強(qiáng)，諧波除了會(huì)從輸入與輸出兩條線導(dǎo)出來(lái)外，也會(huì)從空間輻射出來(lái)，這也導(dǎo)致若PCB中對(duì)晶振的布局不夠合理，會(huì)很容易造成很強(qiáng)的雜散輻射問(wèn)題，并且一旦產(chǎn)生，很難再通過(guò)其他方法來(lái)解決，所以在PCB板布局時(shí)對(duì)晶振和CLK信號(hào)線布局非常重要。
在電路板上電后，若作為頻率器件的晶振周邊存在較強(qiáng)雜散電磁信號(hào)時(shí)，會(huì)直接導(dǎo)致晶振輸出頻率受到干擾，引發(fā)頻率偏移，嚴(yán)重時(shí)影響電路板正常工作。因此晶振本身具備抗電磁干擾能力也是晶振品質(zhì)的一個(gè)重要特性。另外，在電路板布線時(shí)需要注意：
1、晶振盡量靠近芯片，走線短且直。
2、晶振引出的兩根時(shí)鐘信號(hào)線也要短，防止形成發(fā)射天線。
3、盡量設(shè)計(jì)晶振位于遠(yuǎn)離電磁波干擾區(qū)域，如遠(yuǎn)離電源，天線等器件。
4、晶振下方不要走線，走線過(guò)程不能隔斷，不要過(guò)孔換層。
5、屏蔽晶振，金屬外殼檢查接地。
1、晶體單元的特性取決于切割工藝，主要有三種：
3.1、音叉型(Turning Fork)：頻率主要是KHz級(jí)，比如32.768KHz;
3.2、AT-Cut型：頻率主要是MHz，比如12MHz、26MHz、125MHz;
3.3、SAW型：頻率為百M(fèi)Hz、甚至GHz。
2、晶體振蕩單元(無(wú)源晶振)電路的評(píng)估：頻率匹配、振蕩裕度、激勵(lì)功率
為了獲得穩(wěn)定的振蕩，通常情況下石英晶體單元與振蕩電路的匹配十分重要。若電路結(jié)構(gòu)與晶體單元的匹配中存在問(wèn)題，就會(huì)產(chǎn)生頻率不夠穩(wěn)定、停止起振或振蕩不穩(wěn)定等問(wèn)題。石英晶體單元與微機(jī)一起使用時(shí)，需要評(píng)估振蕩電路。確認(rèn)石英晶體單元與振蕩電路的匹配之際，至少要對(duì)振蕩頻率(頻率匹配)、振蕩裕度(負(fù)阻抗)和激勵(lì)功率的三項(xiàng)進(jìn)行評(píng)估。
2.1、頻率匹配的評(píng)估
無(wú)源晶振具有固定的負(fù)載電容CL，為防止頻偏，需要保證起振電容(Cg||Cd)+Cs = CL;
Cs為板子上的雜散電容，一般取2~3pF;
若該款無(wú)源晶振的負(fù)載電容CL為15pF，取Cs為3pF，那么需要配置的起振電容Cg = Cd = 24pF。
2.2、振蕩裕度(負(fù)阻抗)的評(píng)估
測(cè)出負(fù)阻抗的值，當(dāng)負(fù)阻抗達(dá)到3~5倍以上的等效電阻后，則該晶振電路的振蕩裕度滿足需求。負(fù)阻抗為RN，其測(cè)試方法如下圖所示。逐漸增大r，直到晶振電路不起振。若此時(shí)|-RN| / Re > 3~5倍，則該晶振電路的振蕩裕度滿足需求。若振蕩裕度不滿足需求，則可要求晶振供應(yīng)商提供等效電阻Re較小的無(wú)源晶振。
2.3、激勵(lì)功率的評(píng)估
激勵(lì)功率指石英晶體單元振蕩時(shí)所消耗的電力。通常，激勵(lì)功率最好控制在石英晶體單元的規(guī)格參數(shù)內(nèi)。激勵(lì)功率過(guò)大時(shí)將引起振蕩頻率的變動(dòng)、穩(wěn)定度下降、等效電路參數(shù)變化或頻率失真等現(xiàn)象。激勵(lì)功率偏高還可能導(dǎo)致反復(fù)出現(xiàn)異常振蕩、引發(fā)故障的惡果。
激勵(lì)功率為：P = IIRe
這里的 I 是流過(guò)石英晶體單元的電流， Re 是石英晶體單元帶負(fù)載時(shí)的等效電阻。 如果激勵(lì)功率超過(guò)了規(guī)格參數(shù)，就需要調(diào)整振蕩電路的常數(shù)，使流過(guò)石英晶體單元的電流變小。降低 Cg 或 Cd 可使激勵(lì)功率變小，但振蕩電路的負(fù)載電容也將隨之而變。最簡(jiǎn)單的方法是增大 Rd，但損失將隨之增大、負(fù)阻抗將變小。
備注：1、有源晶振不存在頻率匹配、振蕩裕度、激勵(lì)功率這3個(gè)問(wèn)題，因?yàn)橛性淳д竦木w振蕩單元和IC已經(jīng)集成固定了，所以這3個(gè)參數(shù)是固定的;
2、一般產(chǎn)品的無(wú)源晶振電路并不會(huì)做以上3個(gè)方面的評(píng)估，若要評(píng)估，需送至晶振供應(yīng)商的晶振實(shí)驗(yàn)室進(jìn)行評(píng)估，因?yàn)橐?般的測(cè)量?jī)x器會(huì)測(cè)試不準(zhǔn)。
3、石英晶體振蕩器(有源晶振)電路的噪聲來(lái)源及其對(duì)策
3.1、一般情況下，石英振蕩器及其周圍電路的噪聲來(lái)自以下三大類，如下圖所示：
1、來(lái)自電源的噪聲
2、來(lái)自輸出線路的噪聲
3、來(lái)自石英晶體振蕩器的噪聲
1~3所示的噪音釋放量與流過(guò)的電流量和電流的環(huán)路的大小成正比。電流量越大，或者電流環(huán)路越大，噪音的釋放量越多。
石英晶體振蕩器及其周圍電路在流過(guò)的電流量與電流環(huán)路大小方面一般存在著以下關(guān)系：
電流量： 電源線 = 石英晶體振蕩器 > 輸出線路
電流環(huán)路的大?。狠敵鼍€路 > 電源線 > 石英晶體振蕩器
從上述關(guān)系來(lái)看，在石英晶體振蕩器及其周圍電路所產(chǎn)生的噪音中，輸出線路所產(chǎn)生的最多，其次是電源線，而石英晶體振蕩器本身所釋放的噪音量和這兩種噪音相比極小。
3.2、降低噪音的3種基本方法：
1、設(shè)置穩(wěn)定的電源線和接地線(最好有單獨(dú)的電源層和接地層)
2、對(duì)電源噪聲進(jìn)行過(guò)濾(配置0.01uF~0.1uF的旁路電容，其PCB布線參考5.4小節(jié)內(nèi)容)
3、在基板上配置穩(wěn)定的輸出路線(進(jìn)行匹配，有源端串聯(lián)匹配和終端并聯(lián)匹配兩種。一般而言，晶振輸出的線路非常短， 沒有進(jìn)行匹配的必要)
4、晶體振蕩單元(無(wú)源晶振)的布線規(guī)則
4.1、振蕩電路(振蕩單元、振蕩電容)應(yīng)配置在振蕩IC附近;
4.2、晶振電路下面的各層都需要鋪地，不能放置器件和走線，尤其是高頻信號(hào)線路;
4.3、晶振電路做包地處理時(shí)需要打大量地孔，否則包地?zé)o意義;
4.4、四腳晶振，建議晶振走線從內(nèi)部走，減小晶振的環(huán)路，如下圖所示。
5、石英晶體振蕩器(有源晶振)的布線規(guī)則
5.1、振蕩電路(振蕩單元、振蕩電容)應(yīng)配置在振蕩IC附近;
5.2、晶振電路下面的各層都需要鋪地，不能放置器件和走線，尤其是高頻信號(hào)線路;
5.3、晶振電路做包地處理時(shí)需要打大量地孔，否則包地?zé)o意義;
5.4、電源先經(jīng)過(guò)旁路電容，然后再進(jìn)入晶振，如下圖所示(高頻噪聲通常直線前進(jìn))。
關(guān)于長(zhǎng)度是否需要相等：
首先需要指出的是，只有無(wú)源晶振除了頻率輸出腳，還有另外一個(gè)頻率輸入腳。有源晶振沒有頻率輸入腳，它的主要腳位包括電壓輸入腳與頻率輸出腳，因此這里所指的“晶振兩端布線長(zhǎng)度”為無(wú)源晶振，即石英晶體諧振器(Crystal)，而非有源晶振(OSC)。
無(wú)源晶振兩端(即頻率輸出腳與輸入腳)布線長(zhǎng)度盡量等同，并且盡量靠近IC管腳，特別是晶振頻率越高時(shí)越要注意。同時(shí)建議，晶振本身也是噪聲源，因此要求晶振PCB布線設(shè)計(jì)走線越短越好。
無(wú)源晶振頻率信號(hào)輸入端與其頻率信號(hào)輸出端布線長(zhǎng)度等同的目的是保持晶振輸出頻率的穩(wěn)定性，該原理等同于給晶振這兩個(gè)管腳分別串聯(lián)兩顆同值電容的原因。比如，在晶振PCB布線設(shè)計(jì)時(shí)，基于晶振本身的負(fù)載電容值及PCB雜散電容對(duì)晶振的影響，一般情況下會(huì)給無(wú)源晶振32.768KHz的兩個(gè)管腳分別串聯(lián)一顆同值的15~18PF電容。換句話說(shuō)，我們建議若晶振的頻率輸入腳串聯(lián)的為15PF的電容，那么，該顆晶振的頻率信號(hào)輸出腳位串聯(lián)的電容值也應(yīng)該為15PF,而非18PF。
在晶振PCB布線設(shè)計(jì)時(shí)，不管是要求外接電容要與晶振進(jìn)行最佳匹配，電容等值，還是布線盡量短且長(zhǎng)度一樣等，終極目的只有一個(gè)，那就是盡量減少外界對(duì)晶振輸出頻率精度及穩(wěn)定性的各種可能性干擾。
隨著智慧生活的逐步開啟，電子技術(shù)也在同步飛速發(fā)展。PCB的密度越來(lái)越高。PCB設(shè)計(jì)方式的差異對(duì)晶振抗干擾能力影響很大。因此，在進(jìn)行晶振PCB布線設(shè)計(jì)時(shí)，必須遵守PCB設(shè)計(jì)的最基本原則，力求符合抗干擾設(shè)計(jì)之要求。
晶振電路為數(shù)字系統(tǒng)提供的關(guān)鍵時(shí)鐘信號(hào)源，它若失效，整個(gè)系統(tǒng)將面臨崩潰。PCB尺寸過(guò)大時(shí)，走線必然延長(zhǎng)，阻抗自然增加，抗噪聲能力下降，成本也增加;若PCB尺寸過(guò)小，則散熱性能會(huì)降低，且鄰近線路易相互干擾。因此在布線設(shè)計(jì)時(shí)，應(yīng)該針對(duì)晶振給予從優(yōu)及特殊照顧。在晶振選型時(shí)，務(wù)必選擇性能可靠及高品質(zhì)晶振產(chǎn)品。
下載文檔
