接地共面波導(dǎo)射頻饋線的優(yōu)化,第一部分優(yōu)化方案
即使天線饋線嚴(yán)重不匹配,大多數(shù) Wi-Fi 和藍(lán)牙設(shè)計(jì)似乎都會(huì)在電路板啟動(dòng)期間工作,但隨后您需要進(jìn)行范圍測(cè)試和數(shù)據(jù)完整性測(cè)試。
最近,我們團(tuán)隊(duì)的信號(hào)完整性小組被要求重新設(shè)計(jì)現(xiàn)有的 5GHz 接地共面波導(dǎo) HYPERLINK 饋線,以提高客戶電路板上的 Wi-Fi 子系統(tǒng)的性能。測(cè)量顯示,饋線阻抗約為 38 歐姆。
在進(jìn)行仿真之前,我們發(fā)現(xiàn)原始設(shè)計(jì)存在幾個(gè)問題,包括:
未考慮阻焊層對(duì)走線阻抗的影響
在計(jì)算走線阻抗時(shí)沒有考慮 PCB 凹蝕
附近非參考接地平面的切口不正確
對(duì)現(xiàn)有的饋線進(jìn)行了仿真,然后根據(jù)仿真結(jié)果改進(jìn)了共面幾何形狀,以滿足 50 歐姆的阻抗要求。結(jié)果,客戶報(bào)告稱,新 PCB 大大提高了 Wi-Fi 性能。
本文討論了初始 HYPERLINK的共面幾何形狀、上述三項(xiàng)的影響以及最終的共面幾何形狀。圖中顯示了不同共面配置的 E‐Field 圖,以說明接地共面設(shè)計(jì)中可能出現(xiàn)的有意和無意耦合(假設(shè)讀者熟悉共面波導(dǎo) (CPW) 和接地共面波導(dǎo) (GCPW) 的基本結(jié)構(gòu))。
接地共面波導(dǎo)
由于現(xiàn)代電路板上 Wi-Fi 和藍(lán)牙集成的普及,接地共面波導(dǎo)在 PCB 設(shè)計(jì)中變得越來越普遍。與傳統(tǒng)微帶傳輸線相比,接地共面波導(dǎo)具有以下優(yōu)勢(shì):
損耗更低:更多 E‐field 線在空氣中傳播,而不是在有損耗的 PCB 材料中流動(dòng)。這樣,在 5GHz 頻率下工作的 PCB 設(shè)計(jì)中,可以使用更便宜的 FR‐4。
隔離度:與微帶線相比,GCPW 線可提供更好的隔離度,因?yàn)閳?chǎng)線受到更緊密的限制。
靈活的幾何形狀:GCPW 阻抗主要由跡線和共面接地結(jié)構(gòu)之間的間隙控制。與微帶傳輸線相比,這可以使跡線寬度具有更大的靈活性。
降低銅表面粗糙度損耗:微帶線中的電流往往集中在走線底部,而此處的銅最粗糙(以促進(jìn)與電介質(zhì)的粘附)。設(shè)計(jì)合理的 GCPW 傳輸線往往將電流集中在走線邊緣,此處的表面更光滑。
卓越的匹配元件布局:大多數(shù)藍(lán)牙或 Wi-Fi 射頻饋線都需要串聯(lián)和/或并聯(lián)匹配元件。由于 GCPW 的接地與走線緊鄰,因此并聯(lián)元件可以直接安裝在走線和共面接地之間,從而消除了與通孔相關(guān)的寄生效應(yīng)。
有許多工具可用于計(jì)算 GCPW 結(jié)構(gòu)的阻抗,但互聯(lián)網(wǎng)上提供的免費(fèi)工具通常對(duì)可分析的結(jié)構(gòu)類型有限制?;窘Y(jié)構(gòu)通??梢杂?jì)算,但近銅結(jié)構(gòu)的影響通常需要 EM 模擬才能正確建模。
PCB描述
所考慮的 PCB 是用于消費(fèi)產(chǎn)品的高容量四層電路板,采用標(biāo)稱 Dk(介電常數(shù))為 4.2 的 FR4 電介質(zhì)制造。電路板厚度約為 45 mil。GCPW 位于第 1 層,接地參考島位于第 3 層。第 2 層是接地平面層。第 3 層是電源平面層,也具有 GCPW 的接地參考島,第 4 層是信號(hào)層。直徑為 8 mil 的通孔將第 1 層接地平面與第 3 層參考平面和第 2 層上的主接地平面連接起來。
初始 PCB 上的接地共面波導(dǎo)幾何形狀是使用互聯(lián)網(wǎng)上找到的免費(fèi)傳輸線計(jì)算工具設(shè)計(jì)的。GCPW 的走線寬度約為 24 密耳。該走線寬度的選擇與 Wi-Fi 模塊和天線連接器的引腳尺寸相匹配。電鍍后的走線厚度約為 1.5 密耳。共面走線位于接地參考平面上方約 37 密耳處。
根據(jù)此輸入,我們的客戶最初使用的傳輸線計(jì)算工具確定共面間隙為 3 mil。第 2 層接地平面上有一個(gè)切口。PCB 設(shè)計(jì)師將此切口的寬度與第 1 層共面接地浮雕的寬度相匹配,因此第 2 層平面上的切口寬度為 30 mil,如上圖所示。
初步分析與模擬
在檢查用于設(shè)計(jì)初始電路板上的共面幾何結(jié)構(gòu)的傳輸線計(jì)算器時(shí),發(fā)現(xiàn)該工具沒有考慮電路板上的阻焊層;此外,它也沒有考慮 PCB 凹蝕。對(duì)于位于 PCB 外層的邊緣耦合結(jié)構(gòu),阻焊層和 PCB 凹蝕會(huì)顯著影響走線阻抗,尤其是當(dāng)結(jié)構(gòu)表現(xiàn)出強(qiáng)耦合時(shí)。顯然,如果共面阻抗分析中不包含這些因素,計(jì)算的準(zhǔn)確性就會(huì)受到影響。同樣明顯的是,靠近共面走線的第 2 層接地平面的存在也會(huì)影響走線阻抗。
考慮到這一點(diǎn),我們進(jìn)行了一系列模擬,以量化阻焊層、蝕刻以及第 2 層接地平面與共面走線的緊密接近度的影響。Ansoft 的 Q2D 場(chǎng)求解器工具用于此建模。模擬及其結(jié)果如下所示:
無阻焊層、無凹蝕、無 L2 接地平面: Q2D 模擬報(bào)告阻抗為 43.0 歐姆。另一款商用 2D 場(chǎng)解算器 LINPAR 報(bào)告阻抗為 42.7 歐姆,與 Q2D 模擬結(jié)果高度一致。這是免費(fèi)軟件阻抗計(jì)算器分析的結(jié)構(gòu),錯(cuò)誤地將阻抗報(bào)告為 50 歐姆。
無阻焊層、無蝕刻、無 L2 接地平面
存在阻焊層,無蝕刻,無 L2 接地平面:對(duì)于此模擬,將阻焊層添加到模型中。Q2D 模擬報(bào)告阻抗為 37.9 歐姆。阻焊層的存在增加了共面跡線和共面接地平面之間的耦合,從而顯著降低了阻抗。
存在阻焊層、無蝕刻、無 L2 接地平面
存在阻焊層、存在凹蝕、無 L2 接地平面:此模擬在共面走線和共面接地中添加了凹蝕。Q2D 模擬報(bào)告的阻抗為 39.9 歐姆。凹蝕降低了共面走線和共面接地平面之間的耦合,這相對(duì)于前一種情況略微增加了阻抗。
存在阻焊層、存在凹蝕、無 L2 接地平面
存在阻焊層、存在凹蝕、存在 L2 接地平面:這是在原始 PCB 設(shè)計(jì)中實(shí)現(xiàn)的結(jié)構(gòu)。Q2D 仿真報(bào)告阻抗為 36.5 歐姆。接地平面靠近共面走線會(huì)增加與地的耦合,從而降低阻抗。36.5 歐姆的仿真結(jié)果接近初始 PCB 設(shè)計(jì)上走線阻抗的測(cè)量值 38 歐姆。
存在阻焊層、存在凹蝕層、存在 L2 接地平面
阻抗優(yōu)化
為了將 GCPW 結(jié)構(gòu)的阻抗優(yōu)化到 50 歐姆,策略是首先確定(使用模擬)滿足 50 歐姆要求的共面幾何形狀。然后,一旦確定了該幾何形狀,就會(huì)將第 2 層的接地平面添加到模擬中,并使用模擬優(yōu)化第 2 層接地平面切口的寬度。
步驟 1:在阻抗優(yōu)化過程的第一步中,通過對(duì)共面間隙進(jìn)行連續(xù)模擬掃描,將第 1 層共面間隙的寬度優(yōu)化為 50 歐姆。發(fā)現(xiàn)最佳間隙為 5.7 密耳,因此模型阻抗為 50.07 歐姆。通過模擬確定的這個(gè)最佳間隙幾乎是原始 PCB 設(shè)計(jì)上間隙寬度的兩倍。下面顯示了模擬共面阻抗與共面間隙的關(guān)系圖。
阻抗與 CPW 間距的關(guān)系
步驟 2:在第二個(gè)優(yōu)化步驟中,共面間隙固定為 5.7 mil,將第 2 層接地平面添加到模型中,并將第 2 層接地平面上的切口寬度從 24 mil 掃描到 80 mil。根據(jù)以往的經(jīng)驗(yàn),我們知道與第 1 層總共面間隙(30 mil)相似的第 2 層平面切口寬度會(huì)導(dǎo)致阻抗過低,但我們希望模擬小于預(yù)期解決方案范圍的寬度,以便查看阻抗與接地切口寬度函數(shù)的表現(xiàn)。
下面顯示了兩張阻抗與接地切口寬度的關(guān)系圖。第一張圖顯示接地平面切口寬度從 24 到 80 mil,而第二張圖將焦點(diǎn)縮小到接地切口寬度從 50 到 80 mil。
阻抗與平面切割寬度的關(guān)系,24 至 80 密耳(頂部),50 至 80 密耳(底部)
從這些圖中可以看出,當(dāng)?shù)?2 層接地平面不存在時(shí),阻抗正在收斂到優(yōu)化過程第一步中計(jì)算出的 50.07 歐姆值。從這些圖中可以觀察到的另一個(gè)現(xiàn)象是,第 2 層接地平面切口寬度大于約 58 密耳不會(huì)顯著改變阻抗,因此這是為新 PCB 設(shè)計(jì)選擇的接地平面切口的尺寸。結(jié)果阻抗為 49.9 歐姆。