雙極性DAC在靈活性上設(shè)計(jì)不如分立式方案 ？

許多現(xiàn)代工業(yè)和儀器儀表系統(tǒng)可以接入多個(gè)不同電源，最常見(jiàn)的是15V用于模擬電路，3V或5V用于數(shù)字邏輯。其中大部分應(yīng)用要求輸出以10V擺幅驅(qū)動(dòng)外部大負(fù)載。本文討論為這些應(yīng)用選擇數(shù)模轉(zhuǎn)換器(DAC)時(shí)遇到的各種權(quán)衡因素，并且提出了詳細(xì)的電路原理圖。

可編程邏輯控制器(PLC)、過(guò)程控制或電機(jī)控制等工業(yè)應(yīng)用中的模擬輸出系統(tǒng)，需要0V至10V或10V以上的單極性或雙極性電壓擺幅。一種可能的解決方案是選擇能夠直接產(chǎn)生所需輸出電壓的雙極性輸出DAC。還有一種解決方案是使用低壓?jiǎn)坞娫?LVSS)DAC，將其輸出電壓放大至所需輸出電平。為了選擇最適合應(yīng)用的方法，用戶必須了解輸出要求，并且知道每種方案的優(yōu)勢(shì)或不足。

雙極性DAC的主要優(yōu)勢(shì)：

簡(jiǎn)單。電路板的設(shè)計(jì)得以簡(jiǎn)化，因?yàn)樗璧? V至10 V或10 V以上輸出電平可直接通過(guò)硬件或軟件配置獲得。此外，其通常會(huì)集成故障保護(hù)模式，因而可簡(jiǎn)化系統(tǒng)設(shè)計(jì)。

可制造性和可靠性得到提高，因?yàn)椴恍枰糯笃?、開(kāi)關(guān)和電阻等分立式器件。有時(shí)也會(huì)集成基準(zhǔn)電壓源。

系統(tǒng)誤差和總非調(diào)整誤差(TUE)的測(cè)量。保證線性度、噪聲、失調(diào)和漂移特性;對(duì)DAC內(nèi)的各種誤差源求和，很容易計(jì)算總系統(tǒng)誤差或TUE。TUE有時(shí)在數(shù)據(jù)手冊(cè)中有規(guī)定。

端點(diǎn)誤差。某些情況下，雙極性DAC包括校準(zhǔn)特性，能夠隨時(shí)調(diào)整系統(tǒng)失調(diào)和增益誤差。

雙極性DAC的主要缺點(diǎn)：

靈活性有限。集成高壓放大器對(duì)應(yīng)用而言可能不是最佳的。輸出放大器通常針對(duì)特定負(fù)載和噪聲要求進(jìn)行優(yōu)化。雖然數(shù)據(jù)手冊(cè)給出的范圍可能與系統(tǒng)中的實(shí)際負(fù)載匹配，但其他參數(shù)(如建立時(shí)間或功耗等)可能無(wú)法滿足系統(tǒng)要求。

成本和電路板面積。雙極性DAC通常是在較大的幾何工藝上設(shè)計(jì)，導(dǎo)致芯片和封裝尺寸較大且成本較高。

使用帶外部信號(hào)調(diào)理的低壓DAC是另一種產(chǎn)生工業(yè)應(yīng)用所需高壓輸出擺幅和范圍的方法。同樣，它也有值得考慮的重要權(quán)衡因素。

分立式解決方案的主要優(yōu)勢(shì)：

LVSS DAC往往具有較高的邏輯集成度和高速邏輯接口，使得微控制器有時(shí)間來(lái)處理更多任務(wù);

輸出可能必須提供大電流或驅(qū)動(dòng)雙極性DAC片內(nèi)放大器無(wú)法處理的大容性負(fù)載。分立式解決方案允許選擇最佳獨(dú)立放大器來(lái)滿足應(yīng)用需要;

很容易實(shí)現(xiàn)超量程特性(10 V標(biāo)稱范圍提供10.8 V輸出)，為最終用戶提供更大的應(yīng)用靈活性，例如在需要打開(kāi)或關(guān)閉磨損閥門的應(yīng)用中;

成本。LVSS DAC通常比雙極性DAC便宜，從而使總體物料成本更低;

減少電路板面積。LVSS DAC采用低壓亞微米或深微米工藝設(shè)計(jì)，可提供小尺寸封裝。

分立式解決方案的主要缺點(diǎn)：

需要花費(fèi)更多的時(shí)間來(lái)優(yōu)化電路板和設(shè)計(jì)端點(diǎn)調(diào)整電路;

總誤差或TUE的計(jì)算變得更困難，因?yàn)楸仨毧紤]更多誤差源;

分立式器件數(shù)量的增加導(dǎo)致可制造性和可靠性降低;

應(yīng)用必須有低壓電源(5 V或3 V)可用。

總之，在精密10V工業(yè)應(yīng)用的設(shè)計(jì)中，有許多因素需要考慮。顯然，設(shè)計(jì)人員必須清楚地知道輸出負(fù)載要求和系統(tǒng)可以接受的總誤差。此外，電路板面積和成本也是選擇最佳方案的重要考慮因素。對(duì)于必須驅(qū)動(dòng)大容性負(fù)載(1μF)，同時(shí)要求低噪聲和快速建立(20V范圍小于10s)的應(yīng)用，分立式方案幾乎總是勝出。雖然雙極性DAC在靈活性上不如分立式方案，但簡(jiǎn)單的設(shè)計(jì)和不費(fèi)力的TUE計(jì)算使其對(duì)廣泛的工業(yè)和儀器儀表應(yīng)用很有吸引力。

圖1.AD7804功能框圖

全CMOS AD7804和AD7805可節(jié)省功耗。除了正常工作時(shí)功耗低(最大值66 mW)外，它們?cè)谙到y(tǒng)待機(jī)(僅基準(zhǔn)電壓源工作時(shí))的額定功率最大為1.38 mW，在省電模式下的額定功率最大功率為8.25 μW(在整個(gè)溫度范圍內(nèi))。此外，四個(gè)通道可以在不使用時(shí)單獨(dú)切換到待機(jī)狀態(tài)。每個(gè)通道都有一個(gè)通道控制寄存器來(lái)控制其功能;系統(tǒng)控制寄存器同時(shí)控制所有四個(gè)DAC。

這些器件具有靈活的電壓基準(zhǔn)。REFOUT 提供 1.23 V 內(nèi)部生成的基準(zhǔn)電壓源。在通道寄存器的控制下，每個(gè)DAC的基準(zhǔn)輸入(稱為V偏見(jiàn)) 在內(nèi)部基準(zhǔn)源、REFIN端子(用于外部基準(zhǔn))和電源電壓(V(DD/)2)的一半之間多路復(fù)用。選擇的電壓，V偏見(jiàn)，提供單電源電路中雙極性信號(hào)所需的失調(diào)“零”;DAC針對(duì)1.875 V的輸出范圍進(jìn)行縮放偏見(jiàn).該表顯示了二進(jìn)制補(bǔ)碼編碼沿傳遞函數(shù)的重要點(diǎn)。

AD7804和AD7805具有額外的功能，用于獨(dú)立調(diào)整每個(gè)輸出的失調(diào)(即定位對(duì)應(yīng)于V的輸出值)偏見(jiàn)在任意設(shè)置的水平上)。它是一個(gè)8位子DAC(如圖1所示，作為每個(gè)輸出電路中的可變加法源)，靈敏度是主DAC的1/16。也就是說(shuō)，子DAC的每個(gè)LSB變化都會(huì)增加或減去V偏見(jiàn)/4096，范圍約為 ±3% V偏見(jiàn).子DAC的設(shè)置是每個(gè)通道控制寄存器控制下的數(shù)據(jù)輸入。

DAC是雙緩沖的;這樣就可以一次加載一個(gè)寄存器，然后同時(shí)異步更新所有DAC輸出。DAC輸出可由系統(tǒng)寄存器一次性清零，也可由通道控制寄存器單獨(dú)清零。3線串行接口允許直接連接SPI、QSPI和微線標(biāo)準(zhǔn)。

B 級(jí)的簡(jiǎn)要規(guī)格包括 ±3 LSB 最大相對(duì)精度誤差、±35mV 失調(diào)和滿量程增益誤差、4 μs 最大建立時(shí)間至 1%、0.002%/% 電源抑制、2.5 V/μs 壓擺率和 1 nV-s 毛刺脈沖。額定工作溫度范圍為 -40 至 +85°C。

應(yīng)用

AD7804(以及AD7805)的低功耗要求以及低成本和小尺寸特性使其適合需要多個(gè)10位(或升級(jí)的8位)DAC的場(chǎng)合。典型領(lǐng)域包括電壓設(shè)定點(diǎn)控制、微調(diào)電位計(jì)更換、自動(dòng)校準(zhǔn)以及其他儀器儀表和測(cè)試功能。串行AD7804可以在必須處理噪聲、安全要求或距離的情況下輕松隔離。圖2所示為光隔離接口，其中時(shí)鐘、幀同步和串行數(shù)據(jù)輸入由光耦合器隔離。每個(gè)DAC在寫(xiě)入脈沖的第16個(gè)串行時(shí)鐘之后自動(dòng)更新。

圖2.采用光隔離接口配置的串行DAC。