優(yōu)化自動(dòng)化測試設(shè)備的質(zhì)量和復(fù)雜性

人工智能正在改變我們的世界，推動(dòng)前所未有的增長和創(chuàng)新。這場革命的核心是高性能芯片，其特點(diǎn)是復(fù)雜性、精度要求和先進(jìn)技術(shù)的集成度不斷提高。

這種爆炸性的變化對數(shù)字技術(shù)和半導(dǎo)體制造所依賴的自動(dòng)化測試系統(tǒng)提出了新的要求。這是一次全面的轉(zhuǎn)變，需要靈活的測試策略來應(yīng)對新的工藝架構(gòu)、異構(gòu)封裝以及硬件和軟件集成的復(fù)雜性。

當(dāng)今的半導(dǎo)體測試行業(yè)采用多管齊下的方法來應(yīng)對這些不同的挑戰(zhàn)。通過改進(jìn)測試設(shè)備、集成人工智能、采用新標(biāo)準(zhǔn)和優(yōu)化測試流程，自動(dòng)化測試設(shè)備 (ATE) 行業(yè)確保能夠跟上半導(dǎo)體技術(shù)的快速發(fā)展和制造商的需求。

融合因素日益復(fù)雜

數(shù)十年來，數(shù)字縮放已成功實(shí)現(xiàn)了數(shù)字能力和晶體管密度的指數(shù)級增長。雖然晶圓廠縮放帶來的一些好處似乎正在放緩(主要是成本和功率)，但先進(jìn)節(jié)點(diǎn)將繼續(xù)縮小到 5 納米以下。每代半導(dǎo)體都包含數(shù)百萬個(gè)必須測試和驗(yàn)證的晶體管。

與此同時(shí)，業(yè)界正轉(zhuǎn)向多個(gè)異構(gòu)集成半導(dǎo)體芯片(又稱小芯片)的先進(jìn)封裝。這一舉措使制造商能夠在單個(gè)封裝內(nèi)組合不同類型的處理單元(例如 CPU、GPU 和 AI 加速器)以及高帶寬內(nèi)存，從而優(yōu)化特定應(yīng)用的性能。通過解決與單片設(shè)計(jì)相關(guān)的限制，小芯片和 2.5D/3D 封裝等先進(jìn)封裝可實(shí)現(xiàn)更高的性能、更高的效率和更大的靈活性。

同時(shí)，異構(gòu)集成使測試過程變得復(fù)雜。測試這些集成封裝需要高度精確的策略。例如，必須開發(fā)專門的探針和接口，以確保每個(gè)芯片及其集成系統(tǒng)的功能、可靠性和性能。

測試半導(dǎo)體器件

人工智能和高性能計(jì)算 (HPC)的快速發(fā)展預(yù)示著晶體管規(guī)模和封裝密度的持續(xù)增長。5G、Wi-Fi 6 和 Wi-Fi 7 等技術(shù)正在推動(dòng)對更快數(shù)據(jù)傳輸速率和更高帶寬解決方案的需求，提供對工業(yè)和商業(yè)自動(dòng)化至關(guān)重要的實(shí)時(shí)數(shù)據(jù)傳輸。

這些因素共同導(dǎo)致對 ATE 的需求和對半導(dǎo)體測試合作伙伴的依賴迅速增加。成功采用新的、更小的節(jié)點(diǎn)(例如 2 納米)進(jìn)一步增加了對工程專業(yè)知識(shí)和工具的壓力，包括對于通過良率學(xué)習(xí)和峰值生產(chǎn)減少錯(cuò)誤至關(guān)重要的 ATE。

靈活的測試策略優(yōu)化產(chǎn)量、測試成本和質(zhì)量

靈活的測試策略正在隨著這些需求而發(fā)展，以應(yīng)對新工藝節(jié)點(diǎn)、基于芯片的架構(gòu)和其他新興技術(shù)所帶來的挑戰(zhàn)。

通過系統(tǒng)級測試補(bǔ)充 ATE

動(dòng)態(tài)測試覆蓋范圍連接 ATE 和系統(tǒng)級測試 (SLT)——一種用于在模擬最終使用環(huán)境的條件下評估半導(dǎo)體設(shè)備的測試方法。

結(jié)果是對設(shè)備功能以及與軟件和其他硬件組件的交互進(jìn)行更全面的驗(yàn)證——這對 SoC 和系統(tǒng)級封裝 (SIP) 等先進(jìn)半導(dǎo)體技術(shù)尤其有益，因?yàn)樵谶@些技術(shù)中，真實(shí)世界的交互和軟件集成至關(guān)重要?？梢杂行У刈R(shí)別故障，平衡成本，制造商可以利用數(shù)據(jù)分析來提高產(chǎn)量。

預(yù)集成和綜合測試選項(xiàng)

確保只有功能正常的芯片和中介層才能集成到最終封裝中，這一點(diǎn)至關(guān)重要。嚴(yán)格的預(yù)集成測試(已知良好芯片和已知良好中介層流程)可驗(yàn)證每個(gè)組件的功能，并降低出現(xiàn)缺陷的可能性。對于 3D 堆疊 IC 中的全面測試訪問，堆疊范圍的 3D-DFT 測試訪問架構(gòu)可實(shí)現(xiàn)對可靠性和性能的有效測試。

考慮新興技術(shù)和測試要求

硅光子學(xué)等新技術(shù)的引入是為了解決數(shù)據(jù)中心的功耗問題。然而，這項(xiàng)技術(shù)也帶來了同時(shí)進(jìn)行數(shù)字和光子測試的需求——這是行業(yè)仍在開發(fā)的一種能力。隨著光子學(xué)與電子學(xué)的日益融合，需要針對共封裝光學(xué)器件進(jìn)行優(yōu)化的光子學(xué)測試儀，以確保數(shù)據(jù)中心和 HPC 應(yīng)用所需的高數(shù)據(jù)傳輸速率和低功耗。

利用數(shù)據(jù)分析和人工智能集成

理想情況下，測試合作伙伴將利用 ATE 的數(shù)據(jù)分析來提供制造流程的反饋和控制。這些數(shù)據(jù)有助于識(shí)別趨勢和異常，從而進(jìn)行主動(dòng)調(diào)整，以提高產(chǎn)量并降低成本。

AI 可以幫助分析趨勢、優(yōu)化測試參數(shù)并做出實(shí)時(shí)決策，以提高測試效率。這種集成需要在半導(dǎo)體生命周期的不同階段之間實(shí)現(xiàn)安全的數(shù)據(jù)共享，這在分段式無晶圓廠模式下尤其具有挑戰(zhàn)性。

例如，隨著設(shè)備從晶圓轉(zhuǎn)移到封裝再到 SLT，ATE 行業(yè)必須確定最有效的故障機(jī)制篩查點(diǎn)。隨著特定設(shè)備的制造工藝日趨成熟，此類決策由人為做出，但它們的關(guān)鍵支持在于動(dòng)態(tài)測試覆蓋率，ATE 和 SLT 系統(tǒng)之間有通信鏈路，以確定應(yīng)檢測和解決故障的位置。AI 算法的集成可以進(jìn)一步增強(qiáng)這一過程，管理測試過程中生成的大量數(shù)據(jù)，以確保高質(zhì)量且經(jīng)濟(jì)高效的測試。

平衡測試覆蓋率以優(yōu)化產(chǎn)量、成本和質(zhì)量

實(shí)施靈活的測試流程需要同時(shí)使用“左移”和“右移”策略來優(yōu)化總體質(zhì)量成本，平衡早期和后期測試階段之間的權(quán)衡。數(shù)據(jù)分析可用于確定半導(dǎo)體制造過程中的最佳測試點(diǎn)。

早期測試可最大程度降低廢品成本，而后期測試則可確保全面的質(zhì)量控制。這種整體方法可優(yōu)化整個(gè)測試生態(tài)系統(tǒng)，提高產(chǎn)量、降低成本并保持高質(zhì)量。

推動(dòng)增長并塑造行業(yè)

AI 應(yīng)用已經(jīng)對測試市場產(chǎn)生了深遠(yuǎn)影響，但 ATE 行業(yè)正處于增長趨勢的早期階段，這一趨勢將在未來幾年內(nèi)顯現(xiàn)出來。AI 是一個(gè)變革性的長期增長動(dòng)力，該行業(yè)已經(jīng)看到了其在網(wǎng)絡(luò)以及高級駕駛輔助系統(tǒng) (ADAS) 等邊緣 AI 應(yīng)用中的影響。

展望未來，在半導(dǎo)體測試市場中，計(jì)算市場規(guī)模預(yù)計(jì)將以比之前預(yù)期更快的速度增長，到 2024 年總目標(biāo)市場 (TAM) 將達(dá)到 16 億美元。

如今，人工智能帶來的行業(yè)增長集中在構(gòu)建云人工智能功能，尤其是在海量數(shù)據(jù)集上訓(xùn)練大型語言模型 (LLM)。當(dāng) LLM 用于解決現(xiàn)實(shí)世界中的問題時(shí)，即通過云端和邊緣的推理應(yīng)用程序，將產(chǎn)生業(yè)務(wù)影響。半導(dǎo)體測試是這種影響的核心，它依靠工具、數(shù)據(jù)和協(xié)作來確保數(shù)字系統(tǒng)和設(shè)備的質(zhì)量和可靠性。

訓(xùn)練 LLM 的硬件要求非常高，包括通用、細(xì)粒度計(jì)算、高帶寬內(nèi)存、密集網(wǎng)絡(luò)互連和強(qiáng)大的功率——所有這些都需要?jiǎng)?chuàng)新的測試策略來確保質(zhì)量和可靠性。

人工智能時(shí)代與半導(dǎo)體測試

人工智能時(shí)代為先進(jìn)封裝中的異構(gòu)集成帶來了新機(jī)遇。結(jié)合先進(jìn)節(jié)點(diǎn)和新興技術(shù)(例如新互連標(biāo)準(zhǔn))，這些發(fā)展對 EDA 到生產(chǎn)流程和優(yōu)化工作產(chǎn)生了指數(shù)級壓力。

應(yīng)對這些挑戰(zhàn)需要?jiǎng)?chuàng)新的測試策略、先進(jìn)的設(shè)備，并注重硬件和軟件集成，以確認(rèn)當(dāng)今復(fù)雜半導(dǎo)體的可靠性和性能。靈活而全面的半導(dǎo)體測試策略對于優(yōu)化產(chǎn)量、測試成本和質(zhì)量至關(guān)重要。

測試合作伙伴應(yīng)提供動(dòng)態(tài)測試覆蓋率、整個(gè)制造流程中的平衡測試、關(guān)注新興技術(shù)、持續(xù)改進(jìn)的數(shù)據(jù)分析以及測試流程中的 AI 集成。這些因素對于確保 AI 時(shí)代的半導(dǎo)體器件質(zhì)量和可靠性至關(guān)重要。

與測試合作伙伴合作可確保采用全面的方法——?jiǎng)?chuàng)建強(qiáng)大的測試網(wǎng)絡(luò)，通過有效檢測故障來優(yōu)化質(zhì)量成本，平衡成本并利用數(shù)據(jù)分析來提高產(chǎn)量。