高速 SerDes 應(yīng)用中的信號完整性實(shí)用指南，第 2 部分

在第 1 部分中，我們探討了管理高速 SerDes 通道的基本特征。本文重點(diǎn)討論需要額外分析、建模和補(bǔ)償?shù)默F(xiàn)實(shí)問題，例如寄生效應(yīng)和阻抗失配。

本系列第一部分中描述的簡單情況在實(shí)際應(yīng)用中很少見。當(dāng)高頻信號通過非理想路徑(例如 PCB 通孔)時(shí)，事情會(huì)變得更加復(fù)雜，PCB 通孔充當(dāng)從 PCB 一層到另一層的導(dǎo)體，從而產(chǎn)生阻抗變化。

圖 1展示了 PCB 中常見的層、走線和過孔。除了每次轉(zhuǎn)換時(shí)的阻抗變化外，信號還受到自電容和互電容和電感的寄生效應(yīng)的影響。

圖 1這些是 PCB 中常見的層、走線和過孔。

對于許多應(yīng)用，我們可以使用稱為“集總元件”的技術(shù)創(chuàng)建一個(gè)模型來解釋這些影響，該技術(shù)試圖捕獲任何系統(tǒng)中存在的組合寄生電感、電容、交流皮膚電阻和直流電阻(圖 2))。寄生電容 (Cdx) 可以改變通道的電流分布，從而導(dǎo)致傳輸線的特性阻抗發(fā)生變化，進(jìn)而導(dǎo)致 Zo(行進(jìn)電壓與行進(jìn)電流之比)發(fā)生變化。

圖 2集總元件技術(shù)試圖捕獲組合的寄生電感、電容、交流皮膚電阻和直流電阻。

圖 3說明了當(dāng)集膚效應(yīng)降低輸入信號的幅度時(shí)，通道中存在的寄生電感如何降低負(fù)載兩端電壓的上升和下降時(shí)間。除非以某種方式得到補(bǔ)償，否則這些寄生效應(yīng)會(huì)降低接收器電路準(zhǔn)確重建時(shí)鐘和數(shù)據(jù)信號所需的銳邊。

圖 3寄生效應(yīng)會(huì)降低時(shí)鐘和數(shù)據(jù)信號的銳邊沿。

電壓反射系數(shù)

當(dāng)高頻信號在不同通道元件之間傳遞時(shí)，例如從 PCB 走線到過孔，然后返回到不同 PCB 層上的走線，每次轉(zhuǎn)換時(shí)的阻抗都會(huì)發(fā)生變化。通過控制這些寄生效應(yīng)并正確端接傳輸線，它可以以最小的失真?zhèn)鬏斝盘枴?

當(dāng)終端阻抗(ZL)不等于線路的特性阻抗(Zo)時(shí)，會(huì)產(chǎn)生一對反射電壓和電流波，與源信號結(jié)合，從而使信號失真。

公式1

注意，當(dāng)ZL等于Zo時(shí)，電壓反射系數(shù)為零。這表明所有的入射波都被匹配的負(fù)載終端吸收(即所有傳輸?shù)哪芰慷急唤邮?。當(dāng)信號的電壓波和電流波以適當(dāng)?shù)南辔魂P(guān)系一起傳播并到達(dá)終端阻抗時(shí)，總?cè)肷洳由?V/I 的任何反射波必須等于 ZL。

圖 4當(dāng)信號的電壓波和電流波一起傳播并以適當(dāng)?shù)南辔魂P(guān)系到達(dá)終端阻抗時(shí)，總?cè)肷洳由?V/I 的任何反射波必須等于 ZL。

阻抗失配和反射

為了了解阻抗匹配和失配的影響，我們考慮一條 50 歐姆傳輸線，其端接為 150 歐姆終端阻抗或過阻尼電路(圖 5)。為了簡單起見，我們將電池的阻抗設(shè)置為零，這將反射波驅(qū)動(dòng)回負(fù)載。對于此示例，我們設(shè)置波傳播給定長度的時(shí)間延遲 (td=距離/Vp)?，F(xiàn)在，讓我們關(guān)閉開關(guān)，看看負(fù)載上會(huì)發(fā)生什么。

圖 5查看一系列連續(xù)的反射波將有助于我們了解阻抗匹配和不匹配的影響。

圖 6中的波形說明了源與終端阻抗之間的連續(xù)反射所生成的一系列波如何與源信號結(jié)合并降低源信號的質(zhì)量，同時(shí)還在信號線上產(chǎn)生振鈴。

圖6波形顯示反射引起振鈴。

當(dāng)計(jì)算終端和源處的反射系數(shù)時(shí)，我們可以確定到達(dá)終端的入射波的數(shù)量，以及將反射回源的波的幅度。

了解這些值非常重要，因?yàn)檫^沖振鈴會(huì)產(chǎn)生更高的電壓，從而可能使電子設(shè)備過載，或者產(chǎn)生更多的輻射，從而在相鄰走線之間產(chǎn)生更多的串?dāng)_。下沖可能是由瞬態(tài)響應(yīng)期間的振鈴或電壓軌下降引起的。其中任何一個(gè)都會(huì)增加信道出現(xiàn)較高誤碼率的可能性。

轉(zhuǎn)接司機(jī)

對于許多移動(dòng)應(yīng)用來說，以 dB 為單位計(jì)算的總損耗預(yù)算結(jié)合了所有互連通道損耗，可以成為理解設(shè)計(jì)的寶貴工具。損耗預(yù)算包括從硅到連接器的路徑中的所有內(nèi)容，例如硅封裝、PCB 走線、過孔、柔性線路、共模濾波器和連接器。在此示例中，我們將使用 USB 3.1 Gen 2 通道，運(yùn)行速度為 10 Gbps。

為了在不限制 PCB 尺寸和器件布局的情況下保持良好的信號質(zhì)量，采用轉(zhuǎn)接驅(qū)動(dòng)器來增強(qiáng)必須穿過長通道的信號是最具成本效益的解決方案。在智能手機(jī)或平板電腦等典型應(yīng)用中，高 USB 連接的高速信號從 APP 處理器的封裝和引腳傳輸?shù)?PCB 走線，然后通過過孔、連接器、柔性電纜和 USB 連接器(每個(gè)連接器)。其自身的阻抗不匹配。因此，信號在通過外部 USB 電纜之前可能已經(jīng)降級。

圖 7該圖顯示了典型的信號路徑和信號衰減。

當(dāng)信號通過通道傳播時(shí)，它們會(huì)經(jīng)歷衰減，并且根據(jù)通道的長度，衰減可能足夠大，導(dǎo)致高數(shù)據(jù)速率下的信號完整性問題。這種類型的損失通?？梢酝ㄟ^再驅(qū)動(dòng)器來補(bǔ)償，再驅(qū)動(dòng)器是一種信號放大器/調(diào)節(jié)設(shè)備，可以恢復(fù)變得太弱的信號。通過提高信號幅度并銳化其上升沿和下降沿，它可以使其傳播得更遠(yuǎn)，并通過打開眼圖來降低誤碼率。

圖 8使用轉(zhuǎn)接驅(qū)動(dòng)器可以改善眼圖的張開度。

轉(zhuǎn)接驅(qū)動(dòng)器通常配備可編程差分輸出電壓電平，有助于使驅(qū)動(dòng)強(qiáng)度與線路阻抗和走線長度保持一致，并均衡信號。但請記住，雖然增加驅(qū)動(dòng)器的差分輸出電壓幅度將有助于改善接收信號，但它也會(huì)增加噪聲和抖動(dòng)。

保持可接受的信號完整性需要仔細(xì)注意集膚效應(yīng)、匹配終端、反射、過孔、串?dāng)_、耦合及其對信號衰減的影響。當(dāng)走線長度約為信號波長的 1/10 時(shí)，任何互連都應(yīng)被視為傳輸線。

影響信號完整性的因素，例如通道損耗和阻抗失配引起的信號反射，會(huì)在從處理器通過 PCB、通孔、柔性電纜到電纜的任何數(shù)據(jù)傳輸過程中發(fā)生，反之亦然。對于接口而言，在整個(gè)信號路徑中保持阻抗匹配至關(guān)重要，以防止反射并提供最大功率傳輸。任何阻抗不匹配都會(huì)導(dǎo)致線路反射，從而增加抖動(dòng)并可能損害信號質(zhì)量。

如果沒有轉(zhuǎn)接驅(qū)動(dòng)器，則很難或幾乎不可能以 >10 Gbps 的數(shù)據(jù)速率通過系統(tǒng)電氣和協(xié)議合規(guī)性測試。當(dāng)在沒有轉(zhuǎn)接驅(qū)動(dòng)器的情況下進(jìn)行短通道和長通道測試時(shí)，具有高數(shù)據(jù)速率的給定信號的總傳輸通道距離可能會(huì)受到限制，不同設(shè)備之間的互操作性機(jī)會(huì)較低。