當前位置:首頁 > > ZYNQ

100mhz輸入時鐘,pll層40mhz和200zhm

進入quartus,建立工程,新建圖形文件,導入pll模塊,設定pll相關參數(shù)。

完成pll模塊的建立,并生成pll.v文件

建立modesim工程

對pll模塊進行打包

建立激勵文本pll_module_tp

這樣,modesim工作目錄中除了pll.v, pll_module.v, pll_module_tp文件外,還需加入alter仿真庫文件(如果modesim軟件添加過alter庫,這不需要)

進行編譯

編譯完成后,simulation-start simulation,選中仿真文件(本例中需取消enable optimization,我也還不知道為什么)

run 運行仿真


本站聲明: 本文章由作者或相關機構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點,本站亦不保證或承諾內(nèi)容真實性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請及時聯(lián)系本站刪除。
關閉