實(shí)現(xiàn)芯粒間高速互連互通，奎芯科技助力中國Chiplet產(chǎn)業(yè)發(fā)展

在當(dāng)前的半導(dǎo)體產(chǎn)業(yè)環(huán)境下，中國IC設(shè)計(jì)和整個(gè)半導(dǎo)體產(chǎn)業(yè)鏈面臨著復(fù)雜的挑戰(zhàn)與機(jī)遇。從宏觀來看，全球半導(dǎo)體行業(yè)正在經(jīng)歷不均衡的復(fù)蘇，AI應(yīng)用作為主要推動(dòng)力，持續(xù)推動(dòng)技術(shù)創(chuàng)新和市場(chǎng)需求增長(zhǎng)。然而，國內(nèi)市場(chǎng)雖然需求仍在，但受限于不斷加劇的外部封鎖和技術(shù)限制，芯片制造的生產(chǎn)不得不在不同晶圓廠之間調(diào)整和遷移。盡管這一變化帶來了不小的挑戰(zhàn)，但它也為國產(chǎn)芯片全產(chǎn)業(yè)鏈的塑造和創(chuàng)新提供了獨(dú)特的機(jī)遇。

在這種背景下，Chiplet技術(shù)和相關(guān)的互連IP變得尤為重要。作為解決制程瓶頸、提升性能和靈活性的有效手段，Chiplet技術(shù)不僅為國內(nèi)半導(dǎo)體企業(yè)提供了突破傳統(tǒng)單片設(shè)計(jì)的機(jī)會(huì)，也在芯片產(chǎn)業(yè)自主可控的過程中扮演了重要角色?；ミBIP，作為Chiplet架構(gòu)的核心組件之一，正是實(shí)現(xiàn)不同模塊之間高效通信的關(guān)鍵，為系統(tǒng)集成和功能擴(kuò)展提供了強(qiáng)大支持。

在這一過程中，奎芯科技作為國內(nèi)半導(dǎo)體互連IP領(lǐng)域的先鋒企業(yè)，積極推動(dòng)Chiplet技術(shù)的發(fā)展和應(yīng)用。在最近ICCAD-Expo上，我們有幸采訪到了奎芯科技聯(lián)合創(chuàng)始人兼副總裁唐睿博士，他分享了奎芯科技的M2LINK技術(shù)的獨(dú)特價(jià)值，以及對(duì)于中國芯片設(shè)計(jì)產(chǎn)業(yè)的展望。

ML100 IO Die：創(chuàng)新的“分離”設(shè)計(jì)，帶來三大價(jià)值

ML100 IO Die是MSquare推出的一款集成了高帶寬內(nèi)存（HBM3）和UCIe（Die-to-Die）互連IP的IO Die。它支持單模塊配置下高達(dá)1 TB/s的傳輸帶寬，符合UCIe 1.1規(guī)范，能夠?qū)崿F(xiàn)低延遲和高速的數(shù)據(jù)傳輸。這一創(chuàng)新產(chǎn)品發(fā)揮了奎芯科技M2LINK關(guān)鍵技術(shù)優(yōu)勢(shì)——它解決了UCIe接口和HBM內(nèi)存之間的連接問題，提升內(nèi)存的連接效率和帶寬。

在高性能計(jì)算中，內(nèi)存帶寬和計(jì)算節(jié)點(diǎn)之間的連接至關(guān)重要，UCIe（Universal Chiplet Interconnect Express）標(biāo)準(zhǔn)是一種新興的接口標(biāo)準(zhǔn)，旨在增強(qiáng)芯片模塊之間的連接性，尤其適用于Chiplet架構(gòu)。

【接口帶寬匹配，效能和成本兼得】

唐睿提到，UCIe接口的速率是32Gbps，而他們目前的設(shè)計(jì)包含了16個(gè)模組。這個(gè)接口的帶寬與HBM3內(nèi)存接口的帶寬正好匹配。HBM3是最新的高帶寬內(nèi)存技術(shù)，相比傳統(tǒng)內(nèi)存，它能提供更高的數(shù)據(jù)傳輸速率，因此在與UCIe的接口設(shè)計(jì)中，奎芯科技的IP設(shè)計(jì)能夠有效匹配，保證系統(tǒng)性能。

通過UCIe接口與HBM3內(nèi)存帶寬的匹配，奎芯科技的設(shè)計(jì)能夠?qū)崿F(xiàn)非常高效的性能，同時(shí)降低了封裝成本。因?yàn)樵趥鹘y(tǒng)的芯片設(shè)計(jì)中，封裝和連接帶寬的匹配往往需要復(fù)雜的技術(shù)和高昂的成本，奎芯科技通過這種匹配，降低了技術(shù)難度和成本，提供了更具競(jìng)爭(zhēng)力的解決方案。

【“分離”，突破COWOS先進(jìn)制造封鎖】

CoWoS（Chip-on-Wafer-on-Substrate）是一種高端封裝技術(shù)，常用于將多個(gè)芯片集成到一個(gè)封裝中，通常是高帶寬內(nèi)存（HBM）和處理器之間的連接。由于CoWoS能夠?qū)崿F(xiàn)非常高的數(shù)據(jù)傳輸帶寬，因此它通常與HBM（如HBM3）搭配使用，特別是在高性能計(jì)算（HPC）和人工智能（AI）領(lǐng)域中，因?yàn)檫@些應(yīng)用需要大量的內(nèi)存帶寬。

然而，受到CoWoS和HBM3的技術(shù)限制和產(chǎn)能帶來的約束，主要來自于流片和生產(chǎn)環(huán)節(jié)?？镜腗L100 IO Die，在支持UCIe接口的基礎(chǔ)上，將主芯片和IO die分開，讓它們不再受限于封裝技術(shù)和內(nèi)存類型的選擇。主芯片可以根據(jù)不同的應(yīng)用需求，選擇不同類型的內(nèi)存（如LPDDR或HBM）。

客戶可以將LPDDR作為內(nèi)存接口，而不是依賴HBM。這樣做的好處是，LPDDR不受出口限制，也可以避免使用高端的CoWoS封裝技術(shù)，從而實(shí)現(xiàn)了技術(shù)上的靈活性。

這種“分離”的技術(shù)方案，并不是指完全放棄高端技術(shù)，而是通過采用更靈活、受限程度較低的技術(shù)方案，減低對(duì)高端技術(shù)的依賴。

【“分離”，提高設(shè)計(jì)方案的應(yīng)用靈活度】

除了在供應(yīng)鏈上的意義外，這種IO die和主芯片分離的設(shè)計(jì)，也具有技術(shù)層面的意義，同時(shí)也為芯片公司提供了更多的市場(chǎng)適應(yīng)性和技術(shù)靈活性。

首先，“分離”后主芯片和HBM之間不再存在邊界上的尺寸制約，所以可以連接更多的IO Die和HBM顆粒。

其次分離之后后的主芯片設(shè)計(jì)不需要受到內(nèi)存類型、封裝大小等方面的限制，也能根據(jù)市場(chǎng)需求切換不同內(nèi)存解決方案。例如原本的設(shè)計(jì)是基于HBM的應(yīng)用于訓(xùn)練場(chǎng)景的AI芯片，如果需要切換到推理的場(chǎng)景，可以直接用ML100的方案將HBM切換LPDDR的靈活接入，而不需要重新設(shè)計(jì)整個(gè)主芯片或進(jìn)行復(fù)雜的封裝。

“因?yàn)長(zhǎng)PDDR現(xiàn)在在推演的領(lǐng)域用得比較多，如果這塊兒主芯片，不推向訓(xùn)練市場(chǎng)，而是推向推演市場(chǎng)，主芯片不需要重新流片的，只要換個(gè)IO Die就可以變成高性能的推演芯片了?！碧祁７窒淼?。

據(jù)悉，奎芯科技的ML100 IO Die產(chǎn)品已經(jīng)在今年完成了兩個(gè)商業(yè)化應(yīng)用（商業(yè)閉環(huán)），并且成功獲得了兩個(gè)客戶的支持或訂單，表明該產(chǎn)品在市場(chǎng)上已經(jīng)獲得了一定的認(rèn)可。

在國內(nèi)Chiplet變局中捕捉機(jī)遇，發(fā)揮互聯(lián)IP產(chǎn)品獨(dú)特價(jià)值

UCIe標(biāo)準(zhǔn)自2022年推出以來，在業(yè)界引起了廣泛關(guān)注。許多業(yè)內(nèi)人士認(rèn)為這是近年來最為重要的標(biāo)準(zhǔn)之一，尤其是在硅谷的討論中，UCIe的發(fā)布被認(rèn)為是一個(gè)突破性的進(jìn)展。然而，盡管這一標(biāo)準(zhǔn)已經(jīng)推出了兩三年，但實(shí)際上它并沒有完全達(dá)到預(yù)期的效果。不同IP公司之間的互聯(lián)互通仍然是一個(gè)巨大的挑戰(zhàn)，這既是機(jī)遇也是挑戰(zhàn)。從機(jī)遇的角度看，已經(jīng)采用UCIe IP的公司在自家芯片上集成這些標(biāo)準(zhǔn)，可以幫助他們形成閉環(huán)生態(tài)系統(tǒng)，但對(duì)于整個(gè)行業(yè)來說，特別是對(duì)于小公司而言，這種綁定可能會(huì)限制更廣泛的開放生態(tài)。

在UCIe演進(jìn)的過程中，盡管很多公司都在致力于解決不同層次之間的互聯(lián)互通問題，但目前的情況仍然讓產(chǎn)業(yè)界的互聯(lián)互通面臨困難?？究萍颊ㄟ^技術(shù)創(chuàng)新努力克服這一挑戰(zhàn)，特別是在先發(fā)優(yōu)勢(shì)方面占據(jù)一定的優(yōu)勢(shì)。目前奎芯科技在多個(gè)關(guān)鍵節(jié)點(diǎn)上已經(jīng)完成了16G和32G兩個(gè)速度標(biāo)準(zhǔn)的UCIe IP設(shè)計(jì)，并在標(biāo)準(zhǔn)封裝上實(shí)現(xiàn)了這些速率。相較于先進(jìn)封裝技術(shù)，標(biāo)準(zhǔn)封裝的信道質(zhì)量較差，因此在同樣的速率下，標(biāo)準(zhǔn)封裝實(shí)現(xiàn)的難度更大。這種技術(shù)突破進(jìn)一步展示了國內(nèi)廠商在UCIe標(biāo)準(zhǔn)領(lǐng)域的創(chuàng)新能力。

在國產(chǎn)化的過程中，真正的突破并不是簡(jiǎn)單的替換國外技術(shù)，而是通過創(chuàng)新來創(chuàng)造新的價(jià)值?！笆紫冗€是要找到一個(gè)自己產(chǎn)品的定位，這種就是簡(jiǎn)單的replacement、一個(gè)替換是做不到的，你一定要在變局中帶來一個(gè)價(jià)值?！碧祁Ｌ寡缘?。

尤其在面臨行業(yè)變局時(shí)，找到合適的技術(shù)路徑和產(chǎn)品定位至關(guān)重要。對(duì)于國內(nèi)公司來說，Chiplet技術(shù)為國產(chǎn)化提供了一個(gè)新的機(jī)會(huì)。在當(dāng)前摩爾定律逐漸受到制約的背景下，Chiplet技術(shù)通過模塊化設(shè)計(jì)能夠在7納米至12納米制程下實(shí)現(xiàn)功能的疊加、算力的突破和異構(gòu)集成，成為一種有效的解決方案。與國外公司相比，國內(nèi)的制程受到一定限制，但這也為國內(nèi)公司提供了創(chuàng)新的空間，可以在其他技術(shù)路徑上實(shí)現(xiàn)突破，而不是依賴高端的3納米、5納米制程。

唐睿表示，奎芯科技在UCIe IP上的完整性構(gòu)成了其重要的技術(shù)優(yōu)勢(shì)。客戶選擇奎芯的Chiplet IO die后，不僅能夠?qū)崿F(xiàn)主芯片與UCIe IP的同質(zhì)芯片互聯(lián)，還能通過奎芯的IO die進(jìn)行接口轉(zhuǎn)換，從而為客戶的設(shè)計(jì)提供更大的靈活性。此外，奎芯還提供配套的Chiplet產(chǎn)品，這進(jìn)一步增強(qiáng)了其競(jìng)爭(zhēng)優(yōu)勢(shì)。

應(yīng)用發(fā)展、技術(shù)趨勢(shì)和時(shí)代機(jī)遇交融，未來可期

“大的產(chǎn)業(yè)格局看，我們?cè)谌齻€(gè)交叉賽道上都屬于早期階段，一個(gè)是AI對(duì)芯片的要求，第二是Chiplet的發(fā)展，還有全面芯片國產(chǎn)化，這三點(diǎn)都處于早期?！碧祁７窒淼?。

這三大機(jī)遇相互交織，形成了中國芯片產(chǎn)業(yè)發(fā)展的獨(dú)特動(dòng)力。AI技術(shù)的推動(dòng)促進(jìn)了對(duì)高性能芯片的需求，而Chiplet技術(shù)則為國內(nèi)芯片企業(yè)提供了突破的技術(shù)路徑，解決了制程技術(shù)瓶頸。與此同時(shí)，芯片國產(chǎn)化的戰(zhàn)略目標(biāo)迫切要求國內(nèi)企業(yè)加速技術(shù)積累和自主創(chuàng)新，確保在全球產(chǎn)業(yè)鏈中的話語權(quán)。三者的融合，不僅為中國半導(dǎo)體產(chǎn)業(yè)帶來了前所未有的創(chuàng)新機(jī)會(huì)，也為產(chǎn)業(yè)鏈的獨(dú)立性和安全性奠定了基礎(chǔ)。

“所以我們繼續(xù)打磨好自己的產(chǎn)品，未來可期。”唐睿充滿信心。