當(dāng)前位置:首頁(yè) > 廠商動(dòng)態(tài) > 動(dòng)態(tài)
從2001年到現(xiàn)在,全球半導(dǎo)體市場(chǎng)規(guī)模的增長(zhǎng)先后主要依靠PC、Smart Phone和HPC三大驅(qū)動(dòng)力。在HPC的驅(qū)動(dòng)下,全球半導(dǎo)體市場(chǎng)規(guī)模將從2023年的5150億美元增長(zhǎng)到2028年的8000億美元,CAGR高達(dá)9.2%。基于SerDes的Chip-to-Chip技術(shù)能夠?qū)崿F(xiàn)HPC集群的萬卡、十萬卡等超大規(guī)模組網(wǎng),提升整體數(shù)據(jù)中心的算力協(xié)同效率。

數(shù)據(jù)來源:World Semiconductor Trade Statistics


UCIe+SerDes對(duì)大算力芯片的價(jià)值

目前,基于UCIe的Multi-Die Chiplet是實(shí)現(xiàn)More than Moore的重要手段,結(jié)合先進(jìn)的2.5D和3D封裝技術(shù)已經(jīng)實(shí)現(xiàn)產(chǎn)業(yè)化的高效量產(chǎn)與推廣,成為國(guó)內(nèi)外HPC芯片的主流設(shè)計(jì)選擇。

圖源:晟聯(lián)科

UCIe作為統(tǒng)一的接口標(biāo)準(zhǔn),可以讓不同F(xiàn)oundry,不同工藝之間的Chiplet互聯(lián),讓Chiplet的封裝成本和效率得到進(jìn)一步優(yōu)化,最終將Chiplet推向Market Place的終極形態(tài)。

晟聯(lián)科16G/32G UCIe IP解決方案作為一種低延時(shí)、低功耗和高性能的Chiplet芯片互聯(lián)方案,正在為Chiplet的廣泛應(yīng)用場(chǎng)景賦能。目前在高性能計(jì)算(HPC)、數(shù)據(jù)中心、CPU、加速器等應(yīng)用場(chǎng)景助力Chiplet實(shí)現(xiàn)低功耗和低延遲。

晟聯(lián)科UCIe+SerDes高速IP對(duì)大算力芯片的價(jià)值
1、High Bandwidth 高帶寬

當(dāng)前大部分國(guó)內(nèi)HPC芯片Die-to-Die Bandwidth在幾百GB/s~1TB/s之間,國(guó)際巨頭HPC芯片Die-to-Die Bandwidth在10TB/s級(jí)別。UCIe+SerDes技術(shù),提升了數(shù)據(jù)傳輸效率,使得海量數(shù)據(jù)能夠在芯片內(nèi)部及芯片間快速流通,滿足人工智能、高性能計(jì)算等領(lǐng)域?qū)Ω咚贁?shù)據(jù)傳輸能力的迫切需求。

2、Low Latency 低延時(shí)

UCIe SPEC要求在2D和2.5D封裝下實(shí)現(xiàn)≤ 2ns的Latency,高速SerDes的RX+TX Latency通常為10ns上下,UCIe+SerDes技術(shù),將會(huì)有效優(yōu)化信號(hào)傳輸路徑、減少信號(hào)失真及采用高效的時(shí)鐘同步機(jī)制,為實(shí)時(shí)數(shù)據(jù)處理、大參數(shù)模型訓(xùn)練等場(chǎng)景提供了堅(jiān)實(shí)的技術(shù)支撐。

3、Improve Time-to-Market 加快市場(chǎng)速度

HPC芯片作為大算力芯片,Die面積越做越大,采用Multi-Die有利于提升良率,不同Die也可以靈活配置成不同的產(chǎn)品系列,從而進(jìn)一步降低成本,滿足未來多元化、復(fù)雜化的計(jì)算需求,加快Time-to-Market的節(jié)奏。

UCIe+SerDes,實(shí)現(xiàn)Interface IP高速互連

為了應(yīng)對(duì)HPC等大算力應(yīng)用帶來的挑戰(zhàn),晟聯(lián)科112G SerDes跟光模塊配合實(shí)現(xiàn)Chip-to-Chip高速互連,讓分布式運(yùn)行的多Die集成為一顆高性能運(yùn)行的芯片,做到低延時(shí),高速度。同時(shí)支持同構(gòu)和異構(gòu)集成HPC芯片架構(gòu),并提供優(yōu)秀的產(chǎn)品性能表現(xiàn)。

▲    晟聯(lián)科112G SerDes IP跟光模塊配合實(shí)現(xiàn)Chip-to-Chip高速互連

UCIe SPEC要求在2D和2.5D封裝下Latency≤2ns,在3D封裝下≤125ps。Speed要求要求32GT/s。

晟聯(lián)科UCIe+SerDes高速IP互連解決方案能經(jīng)過多年的研發(fā)和積累,是國(guó)內(nèi)少數(shù)在先進(jìn)工藝,同時(shí)支持32G UCIe和112G SerDes的高速接口IP解決方案的公司,能夠?qū)崿F(xiàn)High Speed + Low Latency + Long Reach,晟聯(lián)科支持HPC高性能計(jì)算客戶取得更大的創(chuàng)新:

? UCIe速率達(dá)到32GT/s,達(dá)到業(yè)界領(lǐng)先水平

? 低延時(shí),快至接近2ns

? 提供高效穩(wěn)定的數(shù)據(jù)傳輸需求

UCIe+SerDes IP的使用方式主要有2種,一種是UCIe+SerDes IP跟xPU集成在同一個(gè)Die里,Die和Die之間采用同構(gòu)或者異構(gòu)的集成方式。

▲    SerDes和UCIe在同構(gòu)/異構(gòu)集成系統(tǒng)中的應(yīng)用方式

另外一種是UCIe+SerDes+PCIe等IP組成一個(gè)獨(dú)立的IOD,并跟計(jì)算Die做互連,從而形成IOD和計(jì)算Die在功能上的分離。根據(jù)客戶需求不同芯片可以采用不同的使用方式。

▲    IOD的應(yīng)用方式

晟聯(lián)科,科技智連,異構(gòu)集成

晟聯(lián)科作為國(guó)內(nèi)領(lǐng)先的高速接口IP供應(yīng)商,致力于為加速算力提供高速接口解決方案。擁有涵蓋遠(yuǎn)距離、低功耗、低延時(shí)的高速SerDes及UCIe IP、PCIe6.0高速接口IP解決方案,滿足高性能計(jì)算。2014年起,公司自主研發(fā)并掌握DSP-based高速SerDes核心技術(shù),PAM4 SerDes已經(jīng)量產(chǎn)出貨,并在2021年全球率先商用Die-to-Die技術(shù)!目前,公司的高速SerDes IP已有超過2億條通道在世界500強(qiáng)客戶芯片和設(shè)備中出貨。

晟聯(lián)科全球總部和研發(fā)中心位于上海,在深圳、武漢等地?fù)碛修k事處,為全國(guó)各地客戶提供專業(yè)、周到、及時(shí)的售前、售中與售后的本地化技術(shù)支持服務(wù)。在專利方面,晟聯(lián)科擁有20多項(xiàng)發(fā)明專利,為客戶技術(shù)和應(yīng)用場(chǎng)景賦能。

本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請(qǐng)聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請(qǐng)及時(shí)聯(lián)系本站刪除。
換一批
延伸閱讀

9月2日消息,不造車的華為或?qū)⒋呱龈蟮莫?dú)角獸公司,隨著阿維塔和賽力斯的入局,華為引望愈發(fā)顯得引人矚目。

關(guān)鍵字: 阿維塔 塞力斯 華為

倫敦2024年8月29日 /美通社/ -- 英國(guó)汽車技術(shù)公司SODA.Auto推出其旗艦產(chǎn)品SODA V,這是全球首款涵蓋汽車工程師從創(chuàng)意到認(rèn)證的所有需求的工具,可用于創(chuàng)建軟件定義汽車。 SODA V工具的開發(fā)耗時(shí)1.5...

關(guān)鍵字: 汽車 人工智能 智能驅(qū)動(dòng) BSP

北京2024年8月28日 /美通社/ -- 越來越多用戶希望企業(yè)業(yè)務(wù)能7×24不間斷運(yùn)行,同時(shí)企業(yè)卻面臨越來越多業(yè)務(wù)中斷的風(fēng)險(xiǎn),如企業(yè)系統(tǒng)復(fù)雜性的增加,頻繁的功能更新和發(fā)布等。如何確保業(yè)務(wù)連續(xù)性,提升韌性,成...

關(guān)鍵字: 亞馬遜 解密 控制平面 BSP

8月30日消息,據(jù)媒體報(bào)道,騰訊和網(wǎng)易近期正在縮減他們對(duì)日本游戲市場(chǎng)的投資。

關(guān)鍵字: 騰訊 編碼器 CPU

8月28日消息,今天上午,2024中國(guó)國(guó)際大數(shù)據(jù)產(chǎn)業(yè)博覽會(huì)開幕式在貴陽(yáng)舉行,華為董事、質(zhì)量流程IT總裁陶景文發(fā)表了演講。

關(guān)鍵字: 華為 12nm EDA 半導(dǎo)體

8月28日消息,在2024中國(guó)國(guó)際大數(shù)據(jù)產(chǎn)業(yè)博覽會(huì)上,華為常務(wù)董事、華為云CEO張平安發(fā)表演講稱,數(shù)字世界的話語(yǔ)權(quán)最終是由生態(tài)的繁榮決定的。

關(guān)鍵字: 華為 12nm 手機(jī) 衛(wèi)星通信

要點(diǎn): 有效應(yīng)對(duì)環(huán)境變化,經(jīng)營(yíng)業(yè)績(jī)穩(wěn)中有升 落實(shí)提質(zhì)增效舉措,毛利潤(rùn)率延續(xù)升勢(shì) 戰(zhàn)略布局成效顯著,戰(zhàn)新業(yè)務(wù)引領(lǐng)增長(zhǎng) 以科技創(chuàng)新為引領(lǐng),提升企業(yè)核心競(jìng)爭(zhēng)力 堅(jiān)持高質(zhì)量發(fā)展策略,塑強(qiáng)核心競(jìng)爭(zhēng)優(yōu)勢(shì)...

關(guān)鍵字: 通信 BSP 電信運(yùn)營(yíng)商 數(shù)字經(jīng)濟(jì)

北京2024年8月27日 /美通社/ -- 8月21日,由中央廣播電視總臺(tái)與中國(guó)電影電視技術(shù)學(xué)會(huì)聯(lián)合牽頭組建的NVI技術(shù)創(chuàng)新聯(lián)盟在BIRTV2024超高清全產(chǎn)業(yè)鏈發(fā)展研討會(huì)上宣布正式成立。 活動(dòng)現(xiàn)場(chǎng) NVI技術(shù)創(chuàng)新聯(lián)...

關(guān)鍵字: VI 傳輸協(xié)議 音頻 BSP

北京2024年8月27日 /美通社/ -- 在8月23日舉辦的2024年長(zhǎng)三角生態(tài)綠色一體化發(fā)展示范區(qū)聯(lián)合招商會(huì)上,軟通動(dòng)力信息技術(shù)(集團(tuán))股份有限公司(以下簡(jiǎn)稱"軟通動(dòng)力")與長(zhǎng)三角投資(上海)有限...

關(guān)鍵字: BSP 信息技術(shù)
關(guān)閉