123,123,123

[導(dǎo)讀]信號完整性(Signal Integrity：簡稱SI)，指信號線上的信號質(zhì)量，是信號在電路中能以正確時序和電壓做出響應(yīng)的能力。

信號完整性是指信號在傳輸路徑上的質(zhì)量，傳輸路徑可以是普通的金屬線，可以是光學(xué)器件，也可以是其他媒質(zhì)。信號具有良好的信號完整性是指當(dāng)在需要的時候，具有所必需達到的電壓電平數(shù)值。差的信號完整性不是由某一單一因素導(dǎo)致的，而是系統(tǒng)設(shè)計中多種因素共同引起的。

信號完整性(英語：Signal integrity, SI)是對于電子信號質(zhì)量的一系列度量標(biāo)準(zhǔn)。在數(shù)字電路中，一串二進制的信號流是通過電壓(或電流)的波形來表示。然而，自然界的信號實際上都是模擬的，而非數(shù)字的，所有的信號都受噪音、扭曲和損失影響。在短距離、低比特率的情況里，一個簡單的導(dǎo)體可以忠實地傳輸信號。而長距離、高比特率的信號如果通過幾種不同的導(dǎo)體，多種效應(yīng)可以降低信號的可信度，這樣系統(tǒng)或設(shè)備不能正常工作。信號完整性工程是分析和緩解上述負面效應(yīng)的一項任務(wù)，在所有水平的電子封裝和組裝，例如集成電路的內(nèi)部連接、集成電路封裝、印制電路板等工藝過程中，都是一項十分重要的活動。

一般討論的信號完整性基本上以研究數(shù)字電路為基礎(chǔ)，研究數(shù)字電路的模擬特性。主要包含兩個方面：信號的幅度(電壓)和信號時序。與信號完整性噪聲問題有關(guān)的四類噪聲源：1、單一網(wǎng)絡(luò)的信號質(zhì)量2、多網(wǎng)絡(luò)間的串?dāng)_3、電源與地分配中的軌道塌陷4、來自整個系統(tǒng)的電磁干擾和輻射當(dāng)電路中信號能以要求的時序、持續(xù)時間和電壓幅度到達接收芯片管腳時，該電路就有很好的信號完整性。當(dāng)信號不能正常響應(yīng)或者信號質(zhì)量不能使系統(tǒng)長期穩(wěn)定工作時，就出現(xiàn)了信號完整性問題。信號完整性主要表現(xiàn)在延遲、反射、串?dāng)_、時序、振蕩等幾個方面。一般認為，當(dāng)系統(tǒng)工作在50MHz時，就會產(chǎn)生信號完整性問題，而隨著系統(tǒng)和器件頻率的不斷攀升，信號完整性的問題也就愈發(fā)突出。元器件和PCB板的參數(shù)、元器件在PCB板上的布局、高速信號的布線等這些問題都會引起信號完整性問題，導(dǎo)致系統(tǒng)工作不穩(wěn)定，甚至完全不能正常工作。信號完整性和低功耗在蜂窩電話設(shè)計中是特別關(guān)鍵的考慮因素，EP諧波吸收裝置有助三階諧波頻率輕易通過，并將失真和抖動減小至幾乎檢測不到的水平。隨著集成電路輸出開關(guān)速度提高以及PCB板密度增加，信號完整性已經(jīng)成為高速數(shù)字PCB設(shè)計必須關(guān)心的問題之一。元器件和PCB板的參數(shù)、元器件在PCB板上的布局、高速信號的布線等因素，都會引起信號完整性問題，導(dǎo)致系統(tǒng)工作不穩(wěn)定，甚至完全不工作。如何在PCB板的設(shè)計過程中充分考慮到信號完整性的因素，并采取有效的控制措施，已經(jīng)成為當(dāng)今PCB設(shè)計業(yè)界中的一個熱門課題。

信號完整性(Signal Integrity：簡稱SI)，指信號線上的信號質(zhì)量，是信號在電路中能以正確時序和電壓做出響應(yīng)的能力。

當(dāng)電路中信號能以要求的時序、持續(xù)時間和電壓幅度到達接收端時，該電路就有很好的信號完整性。信號完整性問題包括誤觸發(fā)、阻尼振蕩、過沖、欠沖等，會造成時鐘間歇振蕩和數(shù)據(jù)出錯。

設(shè)計環(huán)節(jié)中，信號完整性是必不可少的考慮因素，當(dāng)然，在信號測試和調(diào)試環(huán)節(jié)，我們也應(yīng)對信號完整性問題引起重視，否則會引起測量結(jié)果誤差，影響工程師判斷，調(diào)試和改進電路的方向。

在基礎(chǔ)的電子信號測量中，我們通常會選用示波器來對信號進行測量。因此，如何選擇一款有利于信號完整性測量的示波器尤為重要。

廣義上講，信號完整性(Signal Integrity，SI)包括由于互連、電源、器件等引起的所有信號質(zhì)量及延時等問題。數(shù)字信號在傳輸?shù)倪^程中，由于阻抗匹配、串?dāng)_等原因?qū)е滦盘栕儾睢?

數(shù)字信號完整性就是研究信號在傳輸過程中的保真度問題。

1、線電阻的電壓降的影響——地電平(0電平)直流引起的低電平提高

圖中虛線為提高的情況。提高幅度與IC的功耗大小、IC密度、饋電方式、地線電阻(R) 、饋電的地線總電流有關(guān)。 ΔV地= ΔI× ΔR

2、信號線電阻的電壓降的影響

a) IC輸出管腳經(jīng)過印制導(dǎo)線或電纜到另一IC的輸入腳，輸出低電平電流在印制導(dǎo)線或電纜電阻上引起一個低電平的抬高，其值為ΔVOL=IOL×R 。見圖中的上面一條虛線。

顯而易見，低電平的抬高與印制導(dǎo)線電阻值及輸出低電平電流有關(guān)，如下圖所示： B點的低電平比A點的低電平高

注意:當(dāng)IC輸出腳為低電平時，如果此器件不是驅(qū)動器，而是一般器件，則由于輸出低電平電流太大，遠大于器件手冊給出的值，輸出三極管將退出飽和區(qū)，進入工作區(qū)，使輸出低電平抬高很多。如下圖中上面一條虛線所示:

決定因素：端接方式

端接電阻大小

輸出管飽和深度

輸出管β值

b) IC輸出管腳經(jīng)過印制導(dǎo)線或電纜到另一個IC的輸入腳，輸出高電平電流在印制導(dǎo)線或電纜電阻上引起一個高電平的降低，其值為ΔVOH=IOH× R，見下圖中高電平上的下面虛線：

IOH由下列因素決定：端接方式、端接電平、端接電阻大小

R由下列因素決定：線寬、線厚、線長

顯而易見，高電平的降低與印制導(dǎo)線或電纜電阻值及輸出高電平電流有關(guān)，如下圖所示：

B點的高電平比A點的高電平要低

注意: IC輸出腳為高電平時，如果此器件不是驅(qū)動器，而是一般器件，則由于輸出高電平電流太大，遠大于器件手冊給出的值時，輸出管也會退出飽和區(qū)，進入工作區(qū)，使輸出高電平降低很多。如下圖中下面一條虛線所示：

3、電源線電阻的電壓降的影響

IC的電源電壓(如+3.3V)，如果系統(tǒng)中存在差值，當(dāng)小于+3.3V時，輸出高電平將產(chǎn)生一個下降值，如上圖中高電平上的虛線所示:

由于系統(tǒng)電源有集中電源和分散的電源模塊之分，此差值不同，由于IC功耗的大小、IC密度、饋電方式、電源線的饋電電阻值以及電源電流值，引起一個 ΔVCC (ΔVCC =ΔI×ΔR)

以上原因，使TTL信號波形變得離理想波形很遠了。低電平大為提高了，高電平也大為降低了。對這些值若不嚴(yán)加控制，對系統(tǒng)工作的穩(wěn)定可靠工作是不利的。此外，結(jié)溫差，即不同功耗的器件的P-N結(jié)的溫度不同，還會影響高低電平及門檻電平的變化也會影響系統(tǒng)工作。

除上面所說的直流成分之外，更為重要的是系統(tǒng)是以極高頻率在工作，也就是說，系統(tǒng)內(nèi)的器件、導(dǎo)線有各種頻率的，各種轉(zhuǎn)換速率的信號在動作、傳遞。首先是相互之間的信號電磁藕合 (串?dāng)_) 和信號在不同特性阻抗傳輸路徑上的反射，以及電源，地電平由于IC高頻轉(zhuǎn)換引起電流尖峰電平，使TTL信號波形變得更壞。

4、轉(zhuǎn)換噪聲

由于系統(tǒng)工作時，器件以高頻轉(zhuǎn)換，造成供電系統(tǒng)上有高頻率變化的電流尖峰，而供電的電源線路和地線路都可看成是很小的電阻、電感、電容元件。電流尖峰值太大，在它們上面會產(chǎn)生較大的交流尖峰電壓，其電源上的尖峰電壓基本上會串?dāng)_到高電平上，而地電平上的尖峰電壓會串?dāng)_到低電平上，如下圖所示：IC內(nèi)部同樣存在這種尖峰電壓。

5、串?dāng)_噪聲

由于系統(tǒng)組裝越來越密，印制導(dǎo)線之間的距離越來越近，鄰近導(dǎo)線上有高速轉(zhuǎn)換的電平信號。如正跳變信號跳變的時間tr和負跳變的時間tf都很小，使得導(dǎo)線上已有信號上疊加一個較大的電磁藕合信號(串?dāng)_信號)。如下圖中較大的尖峰信號。這些信號還包括插頭座上的信號針之間的串?dāng)_信號以及電纜中信號之間的串?dāng)_。