減少高速ADC系統(tǒng)中的數(shù)字反饋

消除模數(shù)轉(zhuǎn)換鏈路中的數(shù)字反饋可能是一個(gè)挑戰(zhàn)。在把數(shù)字輸出與模擬信號(hào)鏈路及編碼時(shí)鐘隔離開(kāi)來(lái)的板級(jí)設(shè)計(jì)過(guò)程中，即使在極為謹(jǐn)慎的情況下，模數(shù)轉(zhuǎn)換器 (ADC) 輸出頻譜中也有可能觀察到某些數(shù)字反饋的現(xiàn)象，從而導(dǎo)致轉(zhuǎn)換器動(dòng)態(tài)范圍性能的下降。盡管良好的布局可以幫助減輕耦合回模擬輸入的數(shù)字噪聲的影響，但是這種辦法也許不足以消除數(shù)字反饋這個(gè)問(wèn)題。本文解釋了數(shù)字反饋，并討論了一種新的創(chuàng)新性 ADC，這種 ADC 內(nèi)置了一些功能，在良好設(shè)計(jì)的布局也許不足以解決問(wèn)題的情況下，這些功能可用來(lái)克服數(shù)字反饋。

數(shù)字反饋

數(shù)字反饋可能由于容性耦合、地電流或甚至波導(dǎo)動(dòng)作而產(chǎn)生。即使是非常之小的反饋因素也會(huì)在 ADC 輸出頻譜中引起不希望有的音調(diào)。當(dāng)一個(gè)無(wú)偏移的 ADC 接收一個(gè) 1LSB 量級(jí)的非常微弱信號(hào)時(shí)，這個(gè) ADC 非常像一個(gè)具 120dB 增益的放大器：被驅(qū)動(dòng)的所有輸出將以與輸入信號(hào)相同的頻率提供極大的功率。

數(shù)字反饋可能發(fā)生在器件級(jí)或系統(tǒng)級(jí)上。ADC 之前的寬帶增益會(huì)加重這種影響。在低信號(hào)電平時(shí)，數(shù)字反饋可能以增大的奇次諧波形式出現(xiàn)，或者在延遲的反饋?zhàn)饔孟赂淖冊(cè)肼晫拥男螤?，或者以某種噪聲層增大的形式出現(xiàn)。積分噪聲性能通常不會(huì)受到太大的影響，不過(guò)在嚴(yán)重的情況下，噪聲層的集中區(qū)域有可能被抬升 20dB 之多。如果有一個(gè)碰巧與抬高的噪聲層區(qū)域撞上的窄帶應(yīng)用，那么這就意味著實(shí)實(shí)在在的 20dB 量級(jí)的信噪比 (SNR) 損失。

在低信號(hào)電平下，如果失調(diào)電壓很大 (以致代碼不能穿過(guò)主要的位邊界)，則數(shù)字反饋被消除。在數(shù)字反饋難以控制的地方，可以考慮故意引入偏移電壓。在高信號(hào)電平時(shí)，數(shù)字反饋一般在一定程度上被解除了相關(guān)性，因此不像在低信號(hào)電平時(shí)那么明顯。但這時(shí)數(shù)字反饋仍然可能在某種程度上降低 SNR。

在確定是否發(fā)生數(shù)字反饋的過(guò)程中，有意引入或清除失調(diào)電壓的能力可以是一種有效的工具。假如，當(dāng)存在一個(gè)低信號(hào)電平時(shí)，SNR 在引入失調(diào)電壓的情況下有所改善，則表明正在發(fā)生數(shù)字反饋。

圖 1：嚴(yán)重?cái)?shù)字反饋的典型表現(xiàn) (采用 6 級(jí)流水線時(shí))

圖 1 顯示了相對(duì)嚴(yán)重的高頻數(shù)字反饋的模擬結(jié)果，該情形與我們研究過(guò)的客戶的一些布局實(shí)例產(chǎn)生的結(jié)果非常相像。盡管是以更加嚴(yán)重的形式，但是這仍然代表了 ADC 本身的反饋機(jī)制。

噪聲層的整形與流水線延遲有關(guān)。具有偶數(shù)流水線級(jí)的 ADC 將在奈奎斯特頻率下產(chǎn)生一個(gè)峰值 (而不是這里所觀察到的為零)。如果所關(guān)注的頻譜區(qū)域局限于 DC 和 1/4 奈奎斯特 (Nyquist) 頻率之間，您可以認(rèn)為數(shù)字反饋不是問(wèn)題。具有一個(gè)較大流水線延遲的 ADC 將在這些特性之間呈現(xiàn)較短的時(shí)間間隔。

進(jìn)入編碼時(shí)鐘的數(shù)字反饋可能產(chǎn)生 2 階和 4 階甚至其他階諧波，但是僅在較高信號(hào)電平時(shí)才比較明顯。這與以下情況類似：耦合進(jìn)時(shí)鐘的模擬輸入功率會(huì)對(duì)時(shí)鐘進(jìn)行相位調(diào)制，從而產(chǎn)生 2 階諧波失真。進(jìn)入放大器或進(jìn)入非快速穩(wěn)定網(wǎng)絡(luò)的較低頻率反饋，可能產(chǎn)生有一些零點(diǎn)、而不是抬高某些區(qū)域的噪聲層，而且可能往往提高靠近 DC 或奈奎斯特頻率的區(qū)域。實(shí)際情況也許涉及這些反饋機(jī)制中的若干種，這往往會(huì)產(chǎn)生更加復(fù)雜的噪聲層。

圖 2：進(jìn)入未實(shí)現(xiàn)良好穩(wěn)定網(wǎng)絡(luò)中放大的較低頻數(shù)字反饋示例

圖 2 僅示出了低頻反饋的一個(gè)例子。這種工作特性可能并不穩(wěn)定，因而會(huì)產(chǎn)生出現(xiàn)在不同位置的“零”。這些深谷零的位置提供了起因的相關(guān)線索，因?yàn)樗鼈冎甘玖嗽陬l域中的那些點(diǎn)上產(chǎn)生極小功率的重復(fù)圖形。這可被看作是一個(gè)精細(xì)復(fù)雜的弛豫振蕩器，涉及 ADC 之前的增益以及各種延遲 (包括流水線延遲)。一個(gè)高階濾波器可以改變這種反饋行為，或者在采用具微秒延遲的 SAW 濾波器的情況下，可以相當(dāng)有效地控制反饋行為。這種不穩(wěn)定的反饋行為是由熱噪聲和輸入電源激發(fā)的。對(duì)多次轉(zhuǎn)換進(jìn)行平均后，這類反饋行為可以產(chǎn)生相當(dāng)一致的噪聲層升高。例如，通過(guò)在驅(qū)動(dòng)器放大器下面走數(shù)據(jù)總線，可以產(chǎn)生這類反饋行為。

如果選擇了不良的布局，則器件級(jí)和系統(tǒng)級(jí)上的數(shù)字反饋均會(huì)變得更糟。通常，給定的設(shè)計(jì)似乎將擁有兼顧這方面性能所需的全部特性。長(zhǎng)的輸出總線、以低特性阻抗布線以及在接收設(shè)備端很重的容性負(fù)載所有這一切都導(dǎo)致在輸出級(jí)產(chǎn)生更大的脈沖電流。類似地，采用最大的 OVDD (數(shù)字輸出電源電壓) 最大限度地增大了數(shù)字電流。如果降低數(shù)字輸出電壓擺幅，就會(huì)相應(yīng)地降低耦合回模擬電路的數(shù)字噪聲。在電路板底面放置 OVDD 旁路、增大引線電感、大體積電容器、小直徑通孔、厚的電路板、散熱等等所有這一切都增大了電源軌至輸出部分的阻抗，從而增大了跨地回路產(chǎn)生的信號(hào)。把 OGND 回接至一個(gè)接地不良的焊盤會(huì)使情況更糟。所有這些都將在 IC 基片上導(dǎo)致更多的接地反彈。使事情更糟的是，非對(duì)稱地處理模擬和時(shí)鐘輸入也會(huì)導(dǎo)致數(shù)字反饋。對(duì)稱地處理這些輸入將保持采樣過(guò)程或時(shí)鐘接收器的共模抑制，并降低數(shù)字反饋。舉一個(gè)不對(duì)稱的例子: 將一個(gè)大測(cè)試焊盤放置在剛好位于ADC 下方的電路板底部的兩個(gè)輸入之一上，而將另一個(gè)測(cè)試焊盤安放于一定距離之外的另一個(gè)輸入上，這種做法可以滿足線路內(nèi)測(cè)試人員的要求，但這種不對(duì)稱性將會(huì)損害 ADC 性能。如果您必須提供探測(cè)，則把測(cè)試焊盤并排放置，使信號(hào)走線從中穿過(guò)，并在這些元件之后靠近 ADC 的地方布設(shè)終端。測(cè)試焊盤是無(wú)引線的電容器，如果這么用，而不是在不同長(zhǎng)度的傳輸線尾端充當(dāng)起縮短作用的容性組件，那么在 GHz 頻率上也許是有益的。

避免將一個(gè)輸入布置在電路板頂面，另一個(gè)布置在電路板底面，這聽(tīng)起來(lái)也許是顯然的事。除了與高頻行為有關(guān)的非對(duì)稱，這樣的布置還會(huì)拾取布滿電路板走線的兩個(gè)平面之間的電位差。

甚至不要用層的改變使差分放大器的輸出反向。差分放大器的 + 輸出不必一定驅(qū)動(dòng) ADC 的 + 輸入，它們是可互換的。就 AC 應(yīng)用而言，這一般來(lái)說(shuō)沒(méi)有關(guān)系。如果確實(shí)有關(guān)系，那么在驅(qū)動(dòng)器之前實(shí)現(xiàn)。

內(nèi)部數(shù)字反饋大部分是一種高頻現(xiàn)象。較低的采樣率往往不那么成問(wèn)題，除非到負(fù)載的距離增大了。如果從負(fù)載返回的反射信號(hào)在不到 1/2 個(gè)時(shí)鐘周期內(nèi)消失，那么它們就不會(huì)產(chǎn)生數(shù)字反饋。

新的 ADC 幫助克服數(shù)字反饋

當(dāng)數(shù)字輸出回饋耦合至模擬電路部分時(shí)，數(shù)字反饋將出現(xiàn)，從而引起干擾。這種干擾在噪聲層中表現(xiàn)為異常的整形，而在 ADC 輸出頻譜中則表現(xiàn)為寄生噪聲。最糟糕的情況出現(xiàn)在中標(biāo)度處，這采用 CMOS 輸出模式，所有輸出從 1 切換為 0 (2 進(jìn)制補(bǔ)碼格式) 或從 0 切換為 1，從而產(chǎn)生大的地電流，如圖 3 所示。

圖 3：ADC 中的數(shù)字反饋

跨過(guò)這個(gè)中標(biāo)度點(diǎn)的小信號(hào)在所有這些數(shù)字信號(hào)輸出的和中產(chǎn)生一個(gè)不相稱的輸出功率。

凌力爾特已經(jīng)推出了 LTC2261 系列超低功率 14 位 /12 位、25Msps 至 150Msps ADC，提供了一種新的和專有的功能，可在甚至良好的布局做法也無(wú)效的情況下減少數(shù)字反饋。交替位極性 (ABP) 模式在輸出緩沖器之前使所有奇數(shù)位反相，以當(dāng)工作在中標(biāo)度周圍時(shí)，實(shí)現(xiàn)數(shù)目相等的 1 和 0 的切換，從而有效地消除了引起數(shù)字反饋的大的地平面電流。

圖 4：交替位極性模式

圖 4 顯示了怎樣利用交替位極性模式改變數(shù)字輸出字。消除地平面電流，以在小的輸入信號(hào)跨過(guò)中標(biāo)度時(shí)，減少反饋回 ADC 輸入的能量。當(dāng)這種模式啟動(dòng)時(shí)，所有奇數(shù)位 (D1、D3、D5、D7、D9、D11、D13) 在輸出緩沖器之前都反相，如圖 5 所示。偶數(shù)位 (D0、D2、D4、D6、D8、D10、D12) 不受影響。這種方法可降低電路板地平面中的數(shù)字電流，并降低數(shù)字噪聲，尤其是在模擬輸入信號(hào)非常小的情況下。通過(guò)使奇數(shù)位反相，在接收器端對(duì)數(shù)字輸出解碼。利用簡(jiǎn)單的 SPI 連接至 ADC，通過(guò)串行設(shè)定啟動(dòng)交替位極性模式。

圖 5：對(duì)交替位極性模式數(shù)據(jù)解碼

除了交替位極性模式，還提供一個(gè)可選數(shù)據(jù)輸出隨機(jī)函數(shù)發(fā)生器，以減少來(lái)自數(shù)字輸出的干擾。該隨機(jī)函數(shù)發(fā)生器解除了數(shù)字輸出的相關(guān)性，以減少出現(xiàn)重復(fù)碼的可能性，從而避免重復(fù)碼耦合回 ADC 輸入，在輸出頻譜中引起不想要的音調(diào)。通過(guò)在數(shù)字輸出被傳送至芯片之外以前對(duì)其進(jìn)行隨機(jī)化處理，即可實(shí)現(xiàn)這些無(wú)用音調(diào)的隨機(jī)化以減小此類音調(diào)的幅度。

數(shù)字輸出通過(guò)在 LSB (實(shí)際上是白噪聲) 與所有其他數(shù)據(jù)輸出位之間運(yùn)用一種“異”邏輯運(yùn)算來(lái)進(jìn)行“隨機(jī)化”。如欲解碼，則采用逆運(yùn)算；在 LSB 與所有其他位之間應(yīng)用一種“異”運(yùn)算。交替位極性模式與數(shù)字輸出隨機(jī)函數(shù)發(fā)生器無(wú)關(guān) ━━ 這兩種功能可以同時(shí)接通、同時(shí)不接通或任一接通。如示，兩種數(shù)字反饋抑制方法 (交替位極性模式和數(shù)字輸出隨機(jī)函數(shù)發(fā)生器) 可使無(wú)寄生動(dòng)態(tài)范圍 (SFDR) 性能改善 10~15dB。

圖 6 示出了 LTC2261 對(duì)一個(gè) 70MHz IF、-65dBFS 輸入信號(hào)進(jìn)行采樣并折返至 ADC 的第一奈奎斯特區(qū)域的 FFT 曲線圖。左側(cè)的曲線圖示出了采用交替位極性模式 (數(shù)字輸出隨機(jī)函數(shù)發(fā)生器被停用) 時(shí)的 ADC 性能。噪聲層中的凸起和輸出頻譜中的寄生噪聲由數(shù)字反饋引起，輸入端上的低電平信號(hào)使數(shù)字反饋有所衰減 (數(shù)字輸出在全“1”和全“0”之間切換)。凸起的數(shù)目對(duì)應(yīng)于 ADC 中流水線級(jí)的數(shù)目。右側(cè)的 FFT 曲線圖示出了同時(shí)采用交替位極性模式和隨機(jī)函數(shù)發(fā)生器時(shí) SFDR 性能的改善情況。噪聲層現(xiàn)在很平坦，而且最高的寄生噪聲減低了 12dB。

圖 6：運(yùn)用交替位極性模式和隨機(jī)函數(shù)發(fā)生器時(shí) LTC2261-14 的 SFDR 性能。

Fs=125Msps，AIN= 70MHz、-65dBFS，平均 128k 點(diǎn) FFT

與今天市場(chǎng)上提供的同樣采樣率和分辨率的可比較 ADC 相比，LTC2261 系列 ADC 的功耗僅為其 1/3。LTC2261-14 為 14 位 125Msps ADC 僅從 1.8V 模擬電源消耗 127mW 功率，而 14 位 25Msps ADC LTC2256-14 僅消耗 30mW 功率 (參見(jiàn)圖 7 以了解整個(gè)系列的器件)。為了進(jìn)一步節(jié)省功率，還提供了打盹或休眠模式，以使功率降至 0.5mW。

圖 7：超低功率 1.8V ADC 系列

LTC2261 是一款極端靈活的高速 ADC，具一個(gè) SPI 兼容的接口，以設(shè)定和調(diào)節(jié)若干獨(dú)特的設(shè)置。SPI 端口用于選擇數(shù)字輸出配置 (CMOS、DDR CMOS、DDR LVDS)、從 7 種 LVDS 輸出電流設(shè)定值中進(jìn)行選擇，以根據(jù)所驅(qū)動(dòng)的負(fù)載或距離決定最佳的功率要求，或啟用任選的 LVDS 輸出終端來(lái)幫助消減由接收器上的不良終接所引起的任何反射，從而節(jié)省了外部組件和板級(jí)空間。還可以選擇測(cè)試模式，以允許用戶驗(yàn)證 ADC 和處理器之間的連接。

結(jié)論

在采樣情況下，良好布局仍然不能提供避免數(shù)字反饋所需的隔離，LTC2261 的內(nèi)置功能可用來(lái)幫助抵消引發(fā)這種不良干擾的地電流。LTC2261 提供極高的靈活性和調(diào)節(jié)能力，以改善數(shù)據(jù)采集系統(tǒng)的性能。