關鍵詞：可編程增益 零漂移 軌對軌 SPI接口 放大器
1 概述
LTC6915是精密的增益可編程儀表放大器。通過并行或串行接口可將增益設置為0、1、2、4、8、16、32、64、128、256、512、1024、2048或4096。5V單電源供電時，
共模抑制比的典型值是125dB(與增益無關)。失調電壓低于10μV，電壓漂移小于50nV/℃。
LTC6915采用電荷平衡數(shù)據(jù)采樣技術將一個差分輸入電壓轉換成一個單端信號，然后由零漂移運算放大器對該單端信號進行放大。LTC6915采用軌對軌差分輸入和軌對軌單端輸出擺幅。可應用于2.7V單電源或±5V雙電源供電場合。LTC6915采用16引腳SSOP封裝或12引腳DFN封裝，后一種封裝的引腳排列如圖1所示。
2 LTC6915的工作原理
LTC6915通過一個內部電容器CS采集加在直流共模電壓上的差分輸入信號（采樣速率為3kHz，輸入阻抗（1kΩ至2kΩ）的大小取決于電源電壓）。該電容器的電荷轉移到內部保持電容器CH上，用于將輸入差分信號的共模電壓轉換為REF引腳的電壓。轉換后的信號由零漂移運算發(fā)大器同向放大。通過改變電阻器陣列接通的電阻數(shù)可控制增益大小。通過并/串行接口設置增益的14個等級。反饋電容器CF用于降低開關噪聲。由于采用了輸入采樣，因此當輸入信號大于1.5kHz時可能產(chǎn)生混疊誤差。但當輸入信號限制在1.5kHz以內時，LTC6915可用作增益可編程的儀表或單極交流放大器的積分器。圖2為SSOP封裝的原理。
2．1 并行接口
如圖3所示，將PARALLEL_SESRLAL連接到V+，則增益控制碼由并行線（D3、D2、D1、D0）來設置。當HOLD_THRU接低電平（相當于DGND）或懸空時，并行增益控制位（D3-D0）將直接控制PGA增益。當HOLD_THRU接高電平時，并行增益控制位被讀入4位鎖存器并加以保存，所以此時D3-D0的變化不會影響PGA增益。DFN封裝雖沒有HOLD_THRU引腳，但內部與DGND相連。DOUT（D3）引腳是雙向的，輸出為串行模式，輸入為并行模式。并行模式時，DOUT（D3）的電壓不能超過V+，否則產(chǎn)生的大電流將通過寄生二極管注入V+。建議并行模式時在DOUT（D3）引腳接一個10kΩ電阻器以限制電流（見圖3）。
2．2 串行接口
串行接口原理圖如圖4所示，將PARAL-LEL_SESRLAL連接到V-，則增益控制碼由串行接口來設置。當CS置低電平時，DIN上的串行數(shù)據(jù)在時鐘上升沿移入8位移位寄存器（最高位先移入）。DOUT的串行數(shù)據(jù)在時鐘下降沿移出。當CS為高電平時，移位寄存器的4個最低有效位（即增益控制位）將被加載到4位鎖存器中。CS置高電平時時鐘脈沖無效。注意：CS置低電平前，CLK應為低電平以避免產(chǎn)生一個額外的內部時鐘脈沖。
串行模式下DOUT始終有效，以簡化多器件時的菊花鏈接口。DOUT不能與其他SPI輸出相連。此外，CS置高電平時，傳輸完后DOUT不歸零。
當LTC6915之間或其他有串行接口的器件相連時，需將此芯片的DOUT與另一個電路的DIN相連，并且CLK和CS引腳共用。這樣CS置高電平時所有電路的串行數(shù)據(jù)將同時更新。
2．3 輸入電壓范圍
TLC6915輸入共模電壓的范圍是軌至軌的。其差分輸入電壓范圍由下面的公式計算：
V-≤（VIN+-VIN-）+VREF≤V+-1.3
圖3
其中VIN+和VIN-為差分輸入引腳的電壓，V+和V-分別是電源電壓的正負極電壓，VREF是REF引腳的電壓。另外，VIN+和VIN-不能超過電源電壓，也就是
V-<VIN+<V+; V-<VIN-<V+
2．4 ±5V電壓工作
LTC6915的電源電壓高于5.5V時，應注意輸入引腳（IN+或IN-）和REF引腳之間的電壓差不應超過5.5V，即
|VIN+-VREF|<5.5; |VIN--VREF|<5.5
否則，電路將損壞。比如，工作在軌至軌輸入狀態(tài)下，電源電壓為±5V時，REF引腳的電壓應為0±0.5V。再如，V+引腳電壓為10V，V和REF引腳的電壓為0V時，輸入不能超過5.5V。
2．5 建立時間
采樣速率為3kHz，輸入采樣周期約為150μs。此周期內Cs由輸入差分電壓VIN充電。假設每個輸入采樣周期內CS完全充電，那么，若Cs=CH(=1000pF)，則經(jīng)過N個時鐘周期或333μs×N后，輸入端的變化量方可在運算放大器的同向輸入端得到精確度為N的信號。OUT引腳的建立時間同樣受內部運算放大器的影響。由于內部運算放大器增益帶寬的典型值是200kHz，因此當增益小于100時，建立時間取決于可調電容器。另外，最大建立時間等于增益建立時間與輸入建立時間（333μs×N）之和。比如，精確度為10（0.1%），增益為100的最大建立時間是3.33ms[(333μs×1024)+5ms]。
2．6 輸入電流
無論差分輸入信號VIN如何變化，CH通過CS由新的輸入電壓充電。這樣每個輸入采樣周期都將產(chǎn)生一個輸入充電電源。最終CH和CS電壓將達到VIN，并且理論上直流輸入的輸入電流為零。
實際上，即使VIN為直流電壓，也存在附加寄生電容從而影響CS充電。例如CS的焊盤產(chǎn)生的寄生電容由REF和IN-引腳的電壓差充電產(chǎn)生。這樣導致充電電流在每個輸入采樣周期內都呈指數(shù)衰減，其時間常數(shù)為RSCS。若該電流產(chǎn)生的電壓噪聲在采樣周期前建立，則不會再現(xiàn)因電源電阻或IN+、IN-之間的電源電阻失配所引起的誤差。當RS小于10kΩ時，輸入電流失配不會產(chǎn)生直流誤差。
2．7 電源旁路
雙電源工作時，應在每個電源引腳（V+、V-）連接一個0.1μF的旁路電容器到模擬地。這個旁路電容器至電源引腳的走線長度應小于0.2英寸（建議使用X7R和X5R型號的電容器）。單電源工作時，應將V-引腳與模擬地相連，并旁路V+引腳。
2．8 停止模式
該電路有二種停止模式：硬件停止和軟件停止。當SHDN上拉到V+時，處于硬件停止模式。此時增益設置數(shù)字接口（并行或串行）和主運算放大器停止工作，因此PGA消耗非常小的電源電流。當SHND懸空時，內部電流源將該引腳下拉至V-，數(shù)字接口讀取增益設置碼。只要增益控制碼不是0000，則電路將處于正常放大模式。若增益控制碼為0000，則電路工作于軟件停止模式，即主運算放大器停止工作，PGA消耗少量能量。DFN封裝沒有硬件停止模式。
2．9 REF引腳的電壓設置
REF引腳流出的電流可能影響該引腳的參考電壓（VREF）。如果VREF由一個電阻分壓器設置，則該電壓是VOUT電壓的函數(shù)（見圖5）。為減小VREF的變化，R1和R2之和應小于32kΩ(5kΩ或更小)或采用一個電壓參考來設置VREF。
圖6
3 LTC6915的典型應用
LTC6915可以直接連接橋式傳感器而獲得優(yōu)良的性能，且電路簡單。典型應用電路如圖6所示。
4 結束語
凌特公司生產(chǎn)的LTC6915型增益可編程儀表放大器LTC6915具有增益可控、零漂移等特點。本文介紹了LTC6915的技術性能、工作原理及應用電路，為用戶在高精度測量儀中應用LTC6915提供借鑒。
下載文檔
